仅对英特尔可见 — GUID: mwh1409960155982
Ixiasoft
2.1. 何时使用Netlist Viewer:分析设计问题
2.2. 使用Netlist Viewers的 Intel® Quartus® Prime设计流程
2.3. RTL Viewer概述
2.4. Technology Map Viewer概述
2.5. Netlist Viewer用户接口
2.6. 原理图视图
2.7. 交叉探查Source Design File和其他 Intel® Quartus® Prime Windows
2.8. 从其他 Intel® Quartus® Prime窗口交叉探查Netlist Viewer
2.9. 查看时序路径
2.10. 优化设计网表修订历史
2.6.1. 以多选项卡视图显示原理图
2.6.2. 原理图符号
2.6.3. 在Schematic View中选择项目
2.6.4. Schematic View中的快捷菜单命令
2.6.5. 原理图中进行过滤
2.6.6. 在Schematic View中查看节点内容
2.6.7. 在Schematic View中移动节点
2.6.8. 在Technology Map Viewer中查看LUT表达
2.6.9. 缩放控制
2.6.10. Bird's Eye View导览
2.6.11. 原理图分页
2.6.12. 关注原理图页面中的网络
2.6.13. 维护Resource Property Viewer中的选择
5.6.5.1. 优化源代码
5.6.5.2. 改善Register-to-Register时序
5.6.5.3. 物理综合优化
5.6.5.4. 关闭Extra-Effort Power优化设置
5.6.5.5. 优化关于速度而非面积的综合
5.6.5.6. 综合期间展开层级结构
5.6.5.7. Synthesis Effort设置为High
5.6.5.8. 复制用于扇出控制的寄存器
5.6.5.9. 防止Shift Register推断
5.6.5.10. 使用Synthesis Tool中的其他可用综合选项
5.6.5.11. Fitter Seed
5.6.5.12. 将Router Timing Optimization设置为Maximum
6.3.1. 在Chip Planner中查看Logic Lock区域之间的连接
6.3.2. Logic Lock区域
6.3.3. Logic Lock区域的属性
6.3.4. Intel® Quartus® Prime Standard Edition和 Intel® Quartus® Prime Pro Edition间的约束移植
6.3.5. 创建Logic Lock区域
6.3.6. 定制Logic Lock区域的形状
6.3.7. 将器件资源放入Logic Lock区域
6.3.8. 层次型区域
6.3.9. 其他 Intel® Quartus® Prime Logic Lock设计功能
6.3.10. Logic Lock区域窗口
6.3.11. 插入区域(Snapping to a Region)
仅对英特尔可见 — GUID: mwh1409960155982
Ixiasoft
2.6.5. 原理图中进行过滤
通过过滤可将节点和网络从网表中过滤,从而仅查看您感兴趣的逻辑单元。
可根据您希望查看的路径部分,通过选择层次框,节点,或节点端口中的状态过滤网表。以下为可使用的过滤命令:
- Sources—显示选择的来源。
- Destinations—显示选择的目的地。
- Sources & Destinations—显示选择的来源和目的地。
- Selected Nodes—仅显示已选择节点。
- Between Selected Nodes—显示介于所选节点间路径中的节点和连接。
- Bus Index—显示输入或输出总线端口一个或多个指数的源和目标。
- Filtering Options—显示Filtering Options对话框:
- Stop filtering at register—打开该选项指示Netlist Viewer过滤到最近的寄存器边界。
- Filter across hierarchies—打开该选项指示Netlist Viewer跨层次过滤。
- Maximum number of hierarchy levels—设置原理图最多可显示的层次级别。
要过滤网表,选择一个层次框,节点,端口,网络或状态节点,在窗口中单击右键,指向Filter并单击相应的过滤命令。Netlist Viewer生成一个新页面显示网表经过滤后剩下的内容。