仅对英特尔可见 — GUID: eiv1599017181927
Ixiasoft
4.4.5. 收发器校准时钟源
Intel® Stratix® 10L-tile,H-tile和E-tile和Intel Agilex E-tile器件使用OSC_CLK_1管脚来提供收发器校准时钟源。
您必须对OSC_CLK_1管脚提供一个25,100或者125 MHz自由运行和稳定的时钟。FPGA器件的Internal Oscillator不能用于收发器校准。在 Intel® Quartus® Prime软件设置中,不要选择此时钟源作为Configuration clock source。关于 Intel® Stratix® 10 L-tile和H-tile器件,请参考L- and H-Tile Transceiver PHY User Guide中的Calibration部分。
请按照以下步骤更改配置时钟源:
- 在 Intel® Quartus® Prime软件中打开工程。
- 右键点击 Intel® Quartus® Prime工程中的器件部件编号。
- 选择Device,然后点击Device and Options。
- 从Category窗格中选择General。
- 从Configuration clock source下拉列表中选择25 MHz OSC_CLK_1 pin,125 MHz OSC_CLK_1 pin或者100 MHz OSC_CLK_1 pin。
- 点击OK。
注: 如果对Configuration clock source参数不选择任何选项,那么在 Intel® Quartus® Prime软件中会出现一条严重警告消息。