JESD204B Intel® FPGA IP用户指南

ID 683442
日期 9/10/2020
Public
文档目录

3.8. JESD204B IP设计考量

在设计中集成JESD204B IP时,必须考虑到以下因素:
  • Platform Designer中集成IP
  • 管脚分配
  • 添加外部收发器PLL
  • 输入时钟的时序约束