仅对英特尔可见 — GUID: bhc1411116806427
Ixiasoft
2. 关于JESD204B Intel® FPGA IP
JESD204B Intel® FPGA IP是一种高速点对点接口,用于数模(DAC)或模数(ADC)转换器将数据传输到FPGA器件。这种单向串行接口运行在17.4 Gbps的最大数据速率上。该协议提供了较高的带宽、低I/O数并且支持通道数和数据速率的可扩展性。 JESD204B Intel® FPGA IP通过引用Subclass 1和Subclass 2解决了多器件同步问题,从而实现了确定性延迟。
注: 在本文档中,JESD204B Intel® FPGA IP缩写为JESD204B IP。
JESD204B IP包含:
- 介质访问控制(MAC) — 控制链路状态和字符替换的数据链路层(DLL)模块。
- 物理层(PHY) — 物理编码子层(PCS)和物理介质附加子层(PMA)模块。
JESD204B IP不包含控制帧装配和拆卸的传输层(TL)。TL和测试组件是设计实例组件的一部分,您可以针对不同的转换器件对设计进行定制。
图 1. JESD204B IP的典型系统应用
JESD204B IP使用Avalon-ST源(source)接口和接收(sink)接口(数据的单向流程)来发送和接收FPGA架构接口上的数据。
JESD204B IP的主要特性:
- 数据速率高达19.2 Gbps (特征高达12.5 G)
- 运行时JESD204B参数配置(L、M、F、S、N、K、CS、CF)
- 支持移植的MAC和PHY分区
- 支持向后兼容到JESD204A的Subclass 0模式
- 支持ADC/DAC和逻辑器件之间确定性延迟的Subclass 1模式(使用SYSREF)
- 支持ADC/DAC和逻辑器件之间确定性延迟的Subclass 2模式(使用SYNC_N)
- 多器件同步
相关信息