仅对英特尔可见 — GUID: bhc1411116830955
Ixiasoft
3.11.1.1. 生成测试台仿真模型
要生成测试台仿真模型,执行位于<example_design_directory>/ip_sim文件夹的所生成的脚本(gen_sim_verilog.tcl或者gen_sim_vhdl.tcl)。
要使用 Intel® Quartus® Prime软件运行Tcl脚本,请执行以下步骤:
- 运行 Intel® Quartus® Prime软件。
- 在View菜单上,点击Utility Windows > Tcl Console。
- 在Tcl Console,键入cd <example_design_directory>/ip_sim,进入指定的目录。
- 键入source gen_sim_verilog.tcl (Verilog)或者source gen_sim_vhdl.tcl (VHDL)生成仿真文件。
要使用命令行运行Tcl脚本,请执行以下步骤:
- 获得 Intel® Quartus® Prime软件资源。
- 键入cd <example_design_directory>/ip_sim,进入指定的目录。
- 键入quartus_sh -t gen_sim_verilog.tcl (Verilog)或者quartus_sh -t gen_sim_vhdl.tcl (VHDL),生成仿真文件。