JESD204B Intel® FPGA IP用户指南

ID 683442
日期 9/10/2020
Public
文档目录

3.11.1.1. 生成测试台仿真模型

要生成测试台仿真模型,执行位于<example_design_directory>/ip_sim文件夹的所生成的脚本(gen_sim_verilog.tcl或者gen_sim_vhdl.tcl)。

要使用 Intel® Quartus® Prime软件运行Tcl脚本,请执行以下步骤:

  1. 运行 Intel® Quartus® Prime软件。
  2. 在View菜单上,点击Utility Windows > Tcl Console
  3. Tcl Console,键入cd <example_design_directory>/ip_sim,进入指定的目录。
  4. 键入source gen_sim_verilog.tcl (Verilog)或者source gen_sim_vhdl.tcl (VHDL)生成仿真文件。

要使用命令行运行Tcl脚本,请执行以下步骤:

  1. 获得 Intel® Quartus® Prime软件资源。
  2. 键入cd <example_design_directory>/ip_sim,进入指定的目录。
  3. 键入quartus_sh -t gen_sim_verilog.tcl (Verilog)或者quartus_sh -t gen_sim_vhdl.tcl (VHDL),生成仿真文件。