Intel® Stratix® 10精度可调DSP块用户指南

ID 683832
日期 10/22/2019
Public
文档目录

3.1.5. 脉动FIR模式

FIR滤波器的基本结构包括一系列乘法运算和其后的一个加法运算。

图 12. 基本FIR滤波器方程式

根据抽头数量和输入大小,链接大量加法器能够导致相当大的延迟。要解决该延迟性能问题,使用脉动形式(systolic form)与每个抽头中的额外延迟单元以增加延迟为代价来提高性能。

图 13. 脉动FIR滤波器等效电路

Intel® Stratix® 10精度可调DSP模块支持下列脉动FIR结构:

  • 18-bit
  • 27-bit

在脉动FIR模式中,乘法器的输入来自四组不同的数据源:

  • 两个动态输入
  • 一个动态输入和一个系数输入
  • 一个系数输入和一个预加器输出
  • 一个动态输入和一个预加器输出