仅对英特尔可见 — GUID: kly1440663524402
Ixiasoft
1. Intel® Stratix® 10精度可调DSP模块概述
2. 模块体系结构概述
3. 操作模式说明
4. 设计考量
5. Intel® Stratix® 10精度可调DSP模块实现指南
6. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP核参考
7. Multiply Adder IP核参考
8. ALTMULT_COMPLEX Intel® FPGA IP核参考
9. LPM_MULT Intel® FPGA IP核参考
10. Native Floating Point DSP Intel® Stratix® 10FPGA IP参考
11. LPM_DIVIDE (Divider) Intel FPGA IP核
12. Intel® Stratix® 10 精度可调DSP块用户指南文档存档
13. Intel® Stratix® 10精度可调DSP块文档修订历史
仅对英特尔可见 — GUID: kly1440663524402
Ixiasoft
4.1. 定点运算的内部系数和预加器
18-bit和27-bit模式中,均可单独使用系数功能和预加器功能。
18-bit模式下使能预加器功能时,必须使能顶层和底层预加器。
18-bit模式下使能内部系数功能时,必须使能顶层和底层系数。