仅对英特尔可见 — GUID: kly1462340711241
Ixiasoft
1. Intel® Stratix® 10精度可调DSP模块概述
2. 模块体系结构概述
3. 操作模式说明
4. 设计考量
5. Intel® Stratix® 10精度可调DSP模块实现指南
6. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP核参考
7. Multiply Adder IP核参考
8. ALTMULT_COMPLEX Intel® FPGA IP核参考
9. LPM_MULT Intel® FPGA IP核参考
10. Native Floating Point DSP Intel® Stratix® 10FPGA IP参考
11. LPM_DIVIDE (Divider) Intel FPGA IP核
12. Intel® Stratix® 10 精度可调DSP块用户指南文档存档
13. Intel® Stratix® 10精度可调DSP块文档修订历史
仅对英特尔可见 — GUID: kly1462340711241
Ixiasoft
9.3.3. 流水线选项卡
参数 | 值 | 默认值 | 描述 |
---|---|---|---|
Do you want to pipeline the function?(是否需要流水线此功能?) | |||
Pipeline | No Yes |
No | 选择Yes以使能乘法器输出的流水线寄存器。使能流水线寄存器会增加输出的额外延迟。 |
Latency | 任何大于0的值。 | 1 | 在时钟周期中指定所需要的输出延迟。 |
Clear Signal Type | None ACLR SCLR |
NONE | 指定流水线寄存器的复位类型。 选择NONE,如果不使用任何流水线寄存器。 选择ACLR以对流水线寄存器使用异步清零。从而生成ACLR端口。 选择SCLR以对流水线寄存器使用同步清零。从而生成SCLR端口。 |
Create a 'clken' clock enable clock | Off On |
Off |
指定流水线寄存器时钟端口的有效高电平时钟使能 |
What type of optimization do you want? | |||
Type | Default Speed Area |
Default | 指定IP核所需的优化。 选择Default使得 Intel® Quartus® Prime软件确定关于IP核的最佳优化。 |