仅对英特尔可见 — GUID: kly1460968540857
Ixiasoft
1. Intel® Stratix® 10精度可调DSP模块概述
2. 模块体系结构概述
3. 操作模式说明
4. 设计考量
5. Intel® Stratix® 10精度可调DSP模块实现指南
6. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP核参考
7. Multiply Adder IP核参考
8. ALTMULT_COMPLEX Intel® FPGA IP核参考
9. LPM_MULT Intel® FPGA IP核参考
10. Native Floating Point DSP Intel® Stratix® 10FPGA IP参考
11. LPM_DIVIDE (Divider) Intel FPGA IP核
12. Intel® Stratix® 10 精度可调DSP块用户指南文档存档
13. Intel® Stratix® 10精度可调DSP块文档修订历史
仅对英特尔可见 — GUID: kly1460968540857
Ixiasoft
10.2. Native Floating Point DSP Intel® Stratix® 10 FPGA IP核支持的操作模式
操作模式 | 说明 | 支持的异常标记 |
---|---|---|
乘法模式 | 该模式执行单精度乘法操作。
该模式适用以下公式:
|
|
加法模式 | 该模式执行单精度加法或减法操作。
该模式适用以下公式:
|
|
乘法加法模式 | 该模式执行单精度乘法,而后进行加法或减法操作。
该模式适用下列公式:
|
|
乘法累加模式 | 该模式执行浮点乘法,而后通过前面乘法所得结果进行浮点加法或减法。
该模式适用以下公式:
|
|
Vector Mode 1 | 该模式执行浮点乘法,而后通过前面精度可调DSP模块的chainin输入进行浮点加法或减法。
该模式适用下列公式:
|
|
Vector Mode 2 | 该模式执行浮点乘法,并将乘法结果直接输入chainout。将来自精度可调DSP模块的chainin输入与输入Ax相加,或从输入Ax中减去,得数作为输出结果。 该模式适用下列公式:
|