仅对英特尔可见 — GUID: kly1440663939473
Ixiasoft
1. Intel® Stratix® 10精度可调DSP模块概述
2. 模块体系结构概述
3. 操作模式说明
4. 设计考量
5. Intel® Stratix® 10精度可调DSP模块实现指南
6. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP核参考
7. Multiply Adder IP核参考
8. ALTMULT_COMPLEX Intel® FPGA IP核参考
9. LPM_MULT Intel® FPGA IP核参考
10. Native Floating Point DSP Intel® Stratix® 10FPGA IP参考
11. LPM_DIVIDE (Divider) Intel FPGA IP核
12. Intel® Stratix® 10 精度可调DSP块用户指南文档存档
13. Intel® Stratix® 10精度可调DSP块文档修订历史
仅对英特尔可见 — GUID: kly1440663939473
Ixiasoft
4.3. Chainout加法器
定点运算 | 浮点运算 |
---|---|
使用输出链式路径以与另一个DSP模块的结果相加。 支持除18 x 18或18 x 19独立乘法器和27 x 27独立乘法器模式以外的所有操作模式。 |
使用输出链式路径以与另一个DSP模块的结果相加。
所支持的具体模式:
|