仅对英特尔可见 — GUID: kly1436149387200
Ixiasoft
1. Intel® Stratix® 10精度可调DSP模块概述
2. 模块体系结构概述
3. 操作模式说明
4. 设计考量
5. Intel® Stratix® 10精度可调DSP模块实现指南
6. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP核参考
7. Multiply Adder IP核参考
8. ALTMULT_COMPLEX Intel® FPGA IP核参考
9. LPM_MULT Intel® FPGA IP核参考
10. Native Floating Point DSP Intel® Stratix® 10FPGA IP参考
11. LPM_DIVIDE (Divider) Intel FPGA IP核
12. Intel® Stratix® 10 精度可调DSP块用户指南文档存档
13. Intel® Stratix® 10精度可调DSP块文档修订历史
仅对英特尔可见 — GUID: kly1436149387200
Ixiasoft
1.1. 功能
Intel® Stratix® 10定点运算功能包括:
- 高性能、优化功耗和全寄存的乘法操作
- 18-bit和27-bit字长度
- 每DSP模块两个18 x 19乘法器或一个27 x 27乘法器
- 内置加法,减法和64-bit双累加寄存器综合乘法结果
- 使用预加器形成滤波应用(filtering applications )的抽头延迟线(tap-delay line)时,级联19-bit或27-bit和级联18-bit。
- 级联64-bit输出总线,在没有外部逻辑支持的情况下将输出结果从一个模块传播至下一个模块
- 对称滤波器18-bit和27-bit DSP操作模式中支持的硬核预加器
- 18-bit和27-bit模式中用于滤波实现的内部系数寄存器bank组
- 具有分布式输出加法器的18-bit和27-bit脉动(Systolic )有限冲击响应(FIR)滤波器
- 有偏差的舍入支持
Intel® Stratix® 10浮点运算是一个完整的硬体系结构。浮点运算性能包括:
- 乘法、加法、减法、乘加和乘减
- 具有累加性的乘法,和动态累加器复位控制
- 具有级联求和,级联减法功能的乘法
- 复合乘法
- 直接矢量点积
- 脉动矢量点积
- 序列矢量点积
- 使用异常标记的异常处理支持