仅对英特尔可见 — GUID: msc1570429327289
Ixiasoft
1. Intel® Stratix® 10精度可调DSP模块概述
2. 模块体系结构概述
3. 操作模式说明
4. 设计考量
5. Intel® Stratix® 10精度可调DSP模块实现指南
6. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP核参考
7. Multiply Adder IP核参考
8. ALTMULT_COMPLEX Intel® FPGA IP核参考
9. LPM_MULT Intel® FPGA IP核参考
10. Native Floating Point DSP Intel® Stratix® 10FPGA IP参考
11. LPM_DIVIDE (Divider) Intel FPGA IP核
12. Intel® Stratix® 10 精度可调DSP块用户指南文档存档
13. Intel® Stratix® 10精度可调DSP块文档修订历史
仅对英特尔可见 — GUID: msc1570429327289
Ixiasoft
10.1. Native Floating Point DSP Intel® Stratix® 10 FPGA IP版本信息
与 Intel® Quartus® Prime Design Suite软件版本一致的IP版本,最高为v19.1。自 Intel® Quartus® Prime Design Suite软件19.2或更高后,IP核将有新的IP版本方案。
IP版本方案(X.Y.Z)编号随着软件版本改变而改变。具体如下:
- X表示IP的主要版本。如果更新了Intel Quartus Prime软件,就必须重新生成IP。
- Y表示IP包含新功能。重新生成IP以包含这些新功能。
- Z表示IP包含少许更改。重新生成IP以包含这些变更。
项目 | 说明 |
---|---|
IP版本 | 19.1.0 |
Intel® Quartus® Prime版本 | 19.3 |
发布日期 | 2019年9月30日 |