仅对英特尔可见 — GUID: ctr1566540237054
Ixiasoft
1. Intel® Stratix® 10精度可调DSP模块概述
2. 模块体系结构概述
3. 操作模式说明
4. 设计考量
5. Intel® Stratix® 10精度可调DSP模块实现指南
6. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP核参考
7. Multiply Adder IP核参考
8. ALTMULT_COMPLEX Intel® FPGA IP核参考
9. LPM_MULT Intel® FPGA IP核参考
10. Native Floating Point DSP Intel® Stratix® 10FPGA IP参考
11. LPM_DIVIDE (Divider) Intel FPGA IP核
12. Intel® Stratix® 10 精度可调DSP块用户指南文档存档
13. Intel® Stratix® 10精度可调DSP块文档修订历史
仅对英特尔可见 — GUID: ctr1566540237054
Ixiasoft
11.7.1. General Tab(通用选项卡)
参数名称 | 值 | 默认值 | 说明 |
---|---|---|---|
How wide should the 'numerator' input bus be? | 1–64 | 8 | 指定numer[]和quotient[]端口宽度。 |
How wide should the 'denominator' input bus be? | 1–64 | 8 | 指定denom[]和remain[]端口宽度。值为1至64。 |
Numerator Representation |
|
Unsigned | 分子输入的Sign表示。该参数设置为Signed时,除法器将numer[]输入解释为有符号的二进制补码(two's complement) |
Denominator Representation |
|
Unsigned | 分母输入的Sign表示。当该参数设置为Signed时,除法器将denom[]输入解释为有符号的二进制补码。 |