Intel® Stratix® 10精度可调DSP块用户指南

下载 PDF
ID 683832
日期 10/22/2019
Public
文档目录
文档目录 x
1. Intel® Stratix® 10精度可调DSP模块概述 2. 模块体系结构概述 3. 操作模式说明 4. 设计考量 5. Intel® Stratix® 10精度可调DSP模块实现指南 6. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP核参考 7. Multiply Adder IP核参考 8. ALTMULT_COMPLEX Intel® FPGA IP核参考 9. LPM_MULT Intel® FPGA IP核参考 10. Native Floating Point DSP Intel® Stratix® 10FPGA IP参考 11. LPM_DIVIDE (Divider) Intel FPGA IP核 12. Intel® Stratix® 10 精度可调DSP块用户指南文档存档 13. Intel® Stratix® 10精度可调DSP块文档修订历史
1. Intel® Stratix® 10精度可调DSP模块概述 x
1.1. 功能 1.2. Intel® Stratix® 10器件中支持的操作模式 1.3. 资源
2. 模块体系结构概述 x
2.1. 定点和浮点运算的输入寄存器Bank 2.2. 定点和浮点运算的流水线寄存器 2.3. 定点运算的预加器 2.4. 定点运算的内部系数 2.5. 乘法器用于定点和浮点运算 2.6. 定点和浮点运算的加法器或减法器 2.7. 定点运算的累加器，Chainout加法器和预加载常量 2.8. 脉动寄存器用于定点运算 2.9. 倍加寄存器用于定点运算 2.10. 定点和浮点运算的输出寄存器Bank 2.11. 浮点运算的异常处理
3. 操作模式说明 x
3.1. 定点运算的操作模式 3.2. 定点运算的操作模式
3.1. 定点运算的操作模式 x
3.1.1. 独立乘法器模式 3.1.2. 乘法加法器求和模式 3.1.3. 独立复合乘法器 3.1.4. 36-Bit输入18 × 19乘法运算求和模式 3.1.5. 脉动FIR模式
3.1.1. 独立乘法器模式 x
3.1.1.1. 18 × 18或18 × 19独立乘法器 3.1.1.2. 27 × 27独立乘法器
3.1.5. 脉动FIR模式 x
3.1.5.1. 映射脉动模式用户视图到精度可调模块体系结构视图 3.1.5.2. 18-Bit脉动FIR模式 3.1.5.3. 27-Bit脉动FIR模式
3.2. 定点运算的操作模式 x
3.2.1. 单浮点运算功能 3.2.2. 多浮点运算功能
3.2.1. 单浮点运算功能 x
3.2.1.1. 乘法模式 3.2.1.2. 加法或减法模式 3.2.1.3. 乘法累加模式
3.2.2. 多浮点运算功能 x
3.2.2.1. 乘加或乘减模式 3.2.2.2. Vector One模式 3.2.2.3. Vector Two模式 3.2.2.4. 直接矢量点积（Direct Vector Dot Product） 3.2.2.5. 复数乘法
4. 设计考量 x
4.1. 定点运算的内部系数和预加器 4.2. 定点运算的累加器 4.3. Chainout加法器 4.4. 定点运算的输入级联
6. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP核参考 x
6.1. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP版本信息 6.2. 所支持的操作模式 6.3. 定点运算的最大输入数据宽度 6.4. 参数化Native Fixed Point DSP IP核 6.5. 信号
6.3. 定点运算的最大输入数据宽度 x
6.3.1. 18 x 18 Plus 36模式中使用少于36-Bit操作数实例
6.4. 参数化Native Fixed Point DSP IP核 x
6.4.1. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP参数
7. Multiply Adder IP核参考 x
7.1. Multiply Adder Intel FPGA IP版本信息 7.2. 功能特性 7.3. 参数 7.4. 信号
7.2. 功能特性 x
7.2.1. 预加器 7.2.2. 脉动延迟寄存器 7.2.3. 预加载常量 7.2.4. 双重累加器
7.2.1. 预加器 x
7.2.1.1. 预加器简单模式 7.2.1.2. 预加器系数模式 7.2.1.3. 预加器输入模式 7.2.1.4. 预加器平方模式 7.2.1.5. 预加器常量模式
7.3. 参数 x
7.3.1. 常规选项卡 7.3.2. 特殊模式（Extra Modes） 7.3.3. 乘法器选项卡 7.3.4. 预加器选项卡 7.3.5. 累加器选项卡 7.3.6. 脉动/Chainout选项卡 7.3.7. 流水线选项卡
8. ALTMULT_COMPLEX Intel® FPGA IP核参考 x
8.1. ALTMULT_COMPLEX Intel FPGA IP版本信息 8.2. 功能特性 8.3. 复数乘法 8.4. 参数 8.5. 信号
9. LPM_MULT Intel® FPGA IP核参考 x
9.1. LPM_MULT Intel FPGA IP版本信息 9.2. 功能特性 9.3. 参数 9.4. 信号
9.3. 参数 x
9.3.1. 通用选项卡 9.3.2. 通用2选项卡 9.3.3. 流水线选项卡
10. Native Floating Point DSP Intel® Stratix® 10FPGA IP参考 x
10.1. Native Floating Point DSP Intel® Stratix® 10 FPGA IP版本信息 10.2. Native Floating Point DSP Intel® Stratix® 10 FPGA IP核支持的操作模式 10.3. 参数化Native Floating Point DSP Intel® Stratix® 10 FPGA IP 10.4. Native Floating Point DSP Intel® Stratix® 10 FPGA IP核信号
10.3. 参数化Native Floating Point DSP Intel® Stratix® 10 FPGA IP x
10.3.1. Native Floating Point DSP Intel® Stratix® 10 FPGA IP参数
11. LPM_DIVIDE (Divider) Intel FPGA IP核 x
11.1. LPM_DIVIDE Intel® FPGA IP版本信息 11.2. 功能特性 11.3. Verilog HDL Prototype（Verilog HDL原型开发） 11.4. VHDL组件声明 11.5. VHDL LIBRARY_USE Declaration（VHDL LIBRARY_USE声明） 11.6. 端口 11.7. 参数
11.7. 参数 x
11.7.1. General Tab（通用选项卡） 11.7.2. General1 Tab
1. Intel® Stratix® 10精度可调DSP模块概述
2. 模块体系结构概述
3. 操作模式说明
4. 设计考量
5. Intel® Stratix® 10精度可调DSP模块实现指南
6. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP核参考
7. Multiply Adder IP核参考
8. ALTMULT_COMPLEX Intel® FPGA IP核参考
9. LPM_MULT Intel® FPGA IP核参考
10. Native Floating Point DSP Intel® Stratix® 10FPGA IP参考
11. LPM_DIVIDE (Divider) Intel FPGA IP核
12. Intel® Stratix® 10 精度可调DSP块用户指南文档存档
13. Intel® Stratix® 10精度可调DSP块文档修订历史

7.3.2. 特殊模式（Extra Modes）

表 34.  特殊模式选项（Extra Modes Tab）
参数 值 默认值 描述
Outputs Configuration（输出配置）
Register output of the adder unit

On

Off

 Off

开启该选项使能加法模块的输出寄存器。
What is the source for clock input?

Clock0

Clock1

Clock2

Clock0 选择Clock0，Clock1或Clock2以使能和指定输出寄存器的时钟源。

必须选择Register output of the adder unit来使能该参数。

What is the source for asynchronous clear input?

NONE

ACLR0

ACLR1

NONE 指定加法器输出寄存器的异步清零源。

必须选择Register output of the adder unit来使能该参数。

IP核支持异步或同步清零，但不可同时支持两者。
What is the source for synchronous clear input?

NONE

SCLR0

SCLR1

NONE 指定加法器输出寄存器的同步清零源。

必须选择Register output of the adder unit来使能该参数。

IP核支持异步或同步清零，但不可同时支持两者。
Adder Operation（加法器操作）
What operation should be performed on outputs of the first pair of multipliers?

ADD,

SUB,

VARIABLE

ADD

选择加法或减法操作以运行第一，第二乘法器之间的输出。

  • 选择ADD执行加法操作。
  • 选择SUB执行减法操作。
  • 选择VARIABLE以使用动态加法/减法控制的addnsub1端口。
选择VARIABLE值后：
  • 驱动addnsub1信号到高进行加法操作。
  • 驱动addnsub1信号到低进行减法操作。

必须选择两个以上乘法器以使能此参数。
Register 'addnsub1’ input

On

Off

 Off 开启该选项以使能addnsub1端口的输入寄存器。

必须为What operation should be performed on outputs of the first pair of multipliers选择VARIABLE以使能该参数。

What is the source for clock input?

Clock0

Clock1

Clock2

Clock0 选择Clock0，Clock1或Clock2以指定addnsub1寄存器的输入时钟信号。

必须选择Register 'addnsub1' input以使能该参数。

What is the source for asynchronous clear input?

NONE

ACLR0

ACLR1

NONE 指定addnsub1寄存器的异步清零源。

必须选择Register 'addnsub1' input以使能该参数。

IP核支持异步或同步清零，但不可同时支持两者。
What is the source for synchronous clear input?

NONE

SCLR0

SCLR1

NONE 指定addnsub1寄存器的同步清零源。

必须选择Register 'addnsub1' input以使能该参数。

IP核支持异步或同步清零，但不可同时支持两者。
What operation should be performed on outputs of the second pair of multipliers?

ADD,

SUB,

VARIABLE

ADD

选择加法或减法操作以运行第三，第四乘法器之间的输出。

  • 选择ADD执行加法操作。
  • 选择SUB执行减法操作。
  • 选择VARIABLE以使用动态加法/减法控制的addnsub1端口。
选择VARIABLE值后：
  • 驱动addnsub1信号到高进行加法操作。
  • 驱动addnsub1信号到低进行减法操作。

必须为What is the number of multipliers?选择值4以使能该参数。

Register 'addnsub3’ input

On

Off

 Off 开启该选项以使能addnsub3信号的输入寄存器。

必须为What operation should be performed on outputs of the second pair of multipliers选择VARIABLE以使能该参数。

What is the source for clock input?

Clock0

Clock1

Clock2

Clock0 选择Clock0，Clock1或Clock2以指定addnsub3寄存器的输入时钟信号。

必须选择Register 'addnsub3' input以使能该参数。

What is the source for asynchronous clear input?

NONE

ACLR0

ACLR1

NONE 指定addnsub3寄存器的异步清零源。

必须选择Register 'addnsub3' input以使能该参数。

IP核支持异步或同步清零，但不可同时支持两者。
What is the source for synchronous clear input?

NONE

SCLR0

SCLR1

NONE 指定addnsub3寄存器的同步清零源。

必须选择Register 'addnsub3' input以使能该参数。

IP核支持异步或同步清零，但不可同时支持两者。
Polarity（极性）
Enable ‘use_subadd’

On

Off

 Off

打开此选项以反转addnsub输入端口的功能。

开启该选项时，操作如下：
  • 驱动addnsub到高进行减法操作
  • 驱动addnsub到低进行加法操作
二级标题