仅对英特尔可见 — GUID: kly1439887006414
Ixiasoft
1. Intel® Stratix® 10精度可调DSP模块概述
2. 模块体系结构概述
3. 操作模式说明
4. 设计考量
5. Intel® Stratix® 10精度可调DSP模块实现指南
6. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP核参考
7. Multiply Adder IP核参考
8. ALTMULT_COMPLEX Intel® FPGA IP核参考
9. LPM_MULT Intel® FPGA IP核参考
10. Native Floating Point DSP Intel® Stratix® 10FPGA IP参考
11. LPM_DIVIDE (Divider) Intel FPGA IP核
12. Intel® Stratix® 10 精度可调DSP块用户指南文档存档
13. Intel® Stratix® 10精度可调DSP块文档修订历史
仅对英特尔可见 — GUID: kly1439887006414
Ixiasoft
3.1.2. 乘法加法器求和模式
乘法加法器求和模式使用的公式为:
- resulta =(bx * by)+(ax * ay)以计算两个18 x 19乘法运算求和
- resulta =(bx * by) - (ax * ay)以计算两个18 x 19乘法运算的差。
图 8. Intel® Stratix® 10器件中两个18 x 18或18 × 19乘法器通过一个精度可调DSP模块求和。
此图示中,变量定义如下:
- n = 19用于18 × 19有符号操作数
- n = 18用于18 × 18无符号操作数
将SUB动态控制信号设置为高,以计算两个18 × 19乘法运算的差。