Intel® Stratix® 10器件数据表

下载 PDF
ID 683181
日期 12/02/2019
Public
文档目录
文档目录 x
Intel® Stratix® 10器件数据表
Intel® Stratix® 10器件数据表 x
电气特性 开关特性 配置规范 I/O时序 可编程IOE延时 术语 Intel® Stratix® 10器件数据表的文档修订历史
电气特性 x
操作条件
操作条件 x
绝对最大额定值 所允许的最大过冲和下冲电压 建议的操作条件 DC特征 I/O标准规范
建议的操作条件 x
建议的操作条件 收发器电源操作条件 HPS电源操作条件
DC特征 x
供电电流和功耗 I/O管脚漏电流 总线保持规格 OCT校准精度规范 无校准阻值容差的OCT规范 管脚电容 内部弱上拉电阻
I/O标准规范 x
单端I/O标准规范 单端SSTL，HSTL和HSUL I/O参考电压规范 单端SSTL，HSTL和HSUL I/O标准信号规范 差分SSTL I/O标准规范 差分HSTL和HSUL I/O标准规范 差分I/O标准规范
开关特性 x
内核性能规范 外设性能规范 L-Tile收发器性能规范 H-Tile收发器性能规范 E-Tile收发器性能规范 P-Tile收发器性能规范 HPS性能规范
内核性能规范 x
时钟树规范 PLL规范 DSP模块规范 存储器模块规范 内部温度感应二级管规范 外部温度感应二级管规范 内部电压传感器规范
PLL规范 x
小数分频PLL规范(Fractional PLL Specifications) I/O PLL规范
外设性能规范 x
高速I/O规范 DPA锁定时间规范 LVDS Soft-CDR/DPA正弦抖动容限规范 硬核存储控制器支持的存储器标准 软核存储控制器所支持的存储器标准 HPS硬核存储控制器所支持的存储器标准 DLL范围规范 存储器输出时钟抖动规范 Intel® Stratix® 10 MX器件中HBM2接口的性能规范 HBM2接口性能 OCT校准模块规范
L-Tile收发器性能规范 x
Intel® Stratix® 10 GX/SX L-Tile器件的收发器性能 Intel® Stratix® 10 GX/SX L-Tile器件的收发器规范
H-Tile收发器性能规范 x
Intel® Stratix® 10 GX/SX/MX/TX H-Tile器件的收发器性能 Intel® Stratix® 10 GX/SX H-Tile器件的收发器规范
E-Tile收发器性能规范 x
Intel® Stratix® 10 E-Tile器件的收发器性能 收发器参考时钟规范 Intel® Stratix® 10 E-Tile器件的发送器规范 Intel® Stratix® 10 E-Tile器件的接收器规范
P-Tile收发器性能规范 x
Intel® Stratix® 10 DX P-Tile器件的收发器性能 收发器参考时钟规范 Intel® Stratix® 10 DX P-Tile器件的发送器规范 Intel® Stratix® 10 DX P-Tile器件的接收器规范
HPS性能规范 x
HPS时钟性能 HPS内部振荡器频率 HPS PLL规范 HPS SPI时序特征 HPS SD/MMC时序特征 HPS USB UPLI时序特征 HPS Ethernet Media Access Controller (EMAC)时序特征 HPS I2C时序特性 HPS NAND时序特征 HPS走线时序特征 HPS GPIO接口 HPS JTAG时序特征 HPS可编程I/O时序特征
HPS PLL规范 x
HPS PLL输入要求 HPS PLL性能
配置规范 x
通用配置时序规范 POR规范 外部配置时钟源要求 JTAG配置时序 AS配置时序 Avalon® -ST配置时序 1.3.7. SD/MMC配置时序 配置比特流大小 1.3.9. 最大配置时间评估
Intel® Stratix® 10器件数据表

收发器电源操作条件

表 7.  非绑定(non-bonded)配置中的 Intel® Stratix® 10 GX/SX L-Tile器件的收发器电源操作条件
符号 说明 数据速率 最小值 典型值 最大值 单位
VCCT_GXB[L,R] and VCCR_GXB[L,R] 芯片到芯片(chip-to-chip) 20 1.0 Gbps到26.6 Gbps 21 22 1.1 1.12 1.14 V
1.0 Gbps到17.4 Gbps 21 22 1.0 1.03 23 1.06 V
背板(Backplane) 24 1.0 Gbps到12.5 Gbps 21 1.0 1.03 25, 23 1.06 V
VCCH_GXB[L,R] 收发器高压电源 — 1.71 26 1.8 1.89 V
表 8.  绑定(bonded)配置中的 Intel® Stratix® 10 GX/SX L-Tile器件的收发器电源操作条件
符号 说明 数据速率 最小值 典型值 最大值 单位
VCCT_GXB[L,R] and VCCR_GXB[L,R] 芯片到芯片(Chip-to-Chip) 20 1.0 Gbps到16.0 Gbps 21 1.0 1.03 23 1.06 V
> 16.0 Gbps到17.4 Gbps 21 22 1.1 1.12 1.14 V
背板(Backplane) 24 1.0 Gbps到12.5 Gbps 21 1.0 1.03 25, 23 1.06 V
VCCH_GXB[L,R] 收发器高压电源 — 1.71 26 1.8 1.89 V
表 9.  非绑定配置下的 Intel® Stratix® 10 GX/SX/MX/TX H-Tile器件的收发器电源操作条件
符号 说明 数据速率 最小值 典型值 最大值 单位
VCCT_GXB[L,R] and VCCR_GXB[L,R] 芯片到芯片(chip-to-chip) 20和背板(backplane) 24 1.0 Gbps到28.3 Gbps (GXT) 21 1.1 1.12 1.14 V
1.0 Gbps到17.4 Gbps (GX) 21 1.0 1.03 23 1.06 V
VCCH_GXB[L,R] 收发器高压电源 — 1.71 26 1.8 1.89 V
表 10.  绑定配置下的 Intel® Stratix® 10 GX/SX/MX/TX H-Tile器件的收发l器电源操作条件
符号 说明 数据速率 最小值 典型值 最大值 单位
VCCT_GXB[L,R] and VCCR_GXB[L,R] Chip-to-chip 20 and Backplane 24 1.0 Gbps到16.0 Gbps 21 1.0 1.03 23 1.06 V
> 16.0 Gbps到17.4 Gbps 21 1.1 1.12 1.14 V
VCCH_GXB[L,R] 收发器高压电源 — 1.71 26 1.8 1.89 V
注： 与未使用的收发器通道相关联的大多数VCCR_GXB和VCCT_GXB管脚可基于每个tile接地来降低功耗。有关管脚输出封装来减少特定设计功耗的信息，请参考 Intel® Stratix® 10器件系列管脚连接指南和 Intel® Quartus® Prime管脚报告。
表 11.   Intel® Stratix® 10 TX/MX E-Tile器件的收发器电源操作条件
符号 说明 最小值 27 典型值 最大值 27 单位 噪声掩模(球栅阵列(BGA))
VCCRT_GXE 28 收发器电源 0.87 0.9 0.93 V

20 mVpp (100 kHz to 400 kHz)

3 mVpp (3 MHz to 500 MHz)

10 mVpp at 1 GHz
VCCRTPLL_GXE 28 收发器PLL电源 0.87 0.9 0.93 V

6 mVpp at 100 kHz

1 mVpp (600 kHz to 10 MHz)

10 mVpp at 1 GHz
VCCH_GXE 模拟电源 1.067 1.1 1.133 V 10 mVpp (800 kHz to 500 MHz)
VCCCLK_GXE LVPECL REFCLK电源 2.375 2.5 2.625 V —
表 12.   Intel® Stratix® 10 DX P-Tile器件的收发器电源操作条件通过直接连接到封装电源焊球，以下规范应在板级上满足。将电压轨(VR)感应点放置在FPGA管脚区中，并尽可能靠近相应的封装电源焊球。对于这些电源轨，请在此遥感位置上测量输出电压。
符号 描述 数据速率 最小值 典型值 最大值 单位
VCCRT_GXP 29 收发器电源 高达16 Gbps 30 0.87 0.90 0.93 V
VCCFUSE_GXP 29 P-tile eFuse电源 0.87 0.90 0.93 V
VCCCLK_GXP 31 32 P-tile I/O缓冲器电源 1.75 1.80 1.85 V
VCCH_GXP 31 32 收发器的高压电源 1.75 1.80 1.85 V
相关信息
20 芯片到芯片是指短距离的收发器链路，不需要诸如判决反馈均衡(DFE)的高级均衡。
21 Stratix 10收发器可以通过过采样(over sampling)支持低于1.0 Gbps的数据速率。
22 运行在16.0 Gbps以上数据速率的绑定通道要求管脚上1.12 V ±20 mV。对于那些与要求1.12 V ±20 mV的通道位于同一tile的通道，VCCR_GXB和VCCT_GXB = 1.12 V ±20 mV。
23 对于1.03-V典型电压，最大值/最小值应该是± 30 mV；因此，VMAX = 1.06 V。然而，当这些通道与要求1.12-V典型电压的通道共享电源时，这些通道应该将典型电压提升至1.12 V，最大值/最下值为± 20 mV；因此，VMAX = 1.14 V。
24 背板应用指的是那些需要高级均衡(例如使能的DFE)来对通道损失进行补偿的应用。
25 关于典型额定值，请参考 Intel® Quartus® Prime Pro Edition软件。
26 I在光传输网络(OTN)应用中，封装管脚的最小VCCH电压规格为1.77 V。
27 此值描述了DC(静态)电源容限的预算，不包括动态容限要求。关于动态容限要求的额外预算，请参考PDN工具。
28 VCCRT/VCCRTPLL与VCCH之间的差不应小于200 mV。
29 建议的DC设定点为典型值的0.5%，建议的VR纹波和AC瞬变之和为典型值的2.5％。
30 数据速率包含 Intel® PCIe* Gen1到Gen4协议以及未来版本中的9.6 Gbps、10.4 Gbps和11.2 Gbps Intel® UPI协议。
31 建议的DC设定点为典型值的0.5%，建议的VR文波为典型值的0.5%，建议的AC瞬态为典型值的2%。
32 对于连接多个电源的电压轨，请遵循更严格的公差范围。
二级标题