Intel® Stratix® 10器件数据表

下载 PDF
ID 683181
日期 12/02/2019
Public
文档目录
文档目录 x
Intel® Stratix® 10器件数据表
Intel® Stratix® 10器件数据表 x
电气特性 开关特性 配置规范 I/O时序 可编程IOE延时 术语 Intel® Stratix® 10器件数据表的文档修订历史
电气特性 x
操作条件
操作条件 x
绝对最大额定值 所允许的最大过冲和下冲电压 建议的操作条件 DC特征 I/O标准规范
建议的操作条件 x
建议的操作条件 收发器电源操作条件 HPS电源操作条件
DC特征 x
供电电流和功耗 I/O管脚漏电流 总线保持规格 OCT校准精度规范 无校准阻值容差的OCT规范 管脚电容 内部弱上拉电阻
I/O标准规范 x
单端I/O标准规范 单端SSTL，HSTL和HSUL I/O参考电压规范 单端SSTL，HSTL和HSUL I/O标准信号规范 差分SSTL I/O标准规范 差分HSTL和HSUL I/O标准规范 差分I/O标准规范
开关特性 x
内核性能规范 外设性能规范 L-Tile收发器性能规范 H-Tile收发器性能规范 E-Tile收发器性能规范 P-Tile收发器性能规范 HPS性能规范
内核性能规范 x
时钟树规范 PLL规范 DSP模块规范 存储器模块规范 内部温度感应二级管规范 外部温度感应二级管规范 内部电压传感器规范
PLL规范 x
小数分频PLL规范(Fractional PLL Specifications) I/O PLL规范
外设性能规范 x
高速I/O规范 DPA锁定时间规范 LVDS Soft-CDR/DPA正弦抖动容限规范 硬核存储控制器支持的存储器标准 软核存储控制器所支持的存储器标准 HPS硬核存储控制器所支持的存储器标准 DLL范围规范 存储器输出时钟抖动规范 Intel® Stratix® 10 MX器件中HBM2接口的性能规范 HBM2接口性能 OCT校准模块规范
L-Tile收发器性能规范 x
Intel® Stratix® 10 GX/SX L-Tile器件的收发器性能 Intel® Stratix® 10 GX/SX L-Tile器件的收发器规范
H-Tile收发器性能规范 x
Intel® Stratix® 10 GX/SX/MX/TX H-Tile器件的收发器性能 Intel® Stratix® 10 GX/SX H-Tile器件的收发器规范
E-Tile收发器性能规范 x
Intel® Stratix® 10 E-Tile器件的收发器性能 收发器参考时钟规范 Intel® Stratix® 10 E-Tile器件的发送器规范 Intel® Stratix® 10 E-Tile器件的接收器规范
P-Tile收发器性能规范 x
Intel® Stratix® 10 DX P-Tile器件的收发器性能 收发器参考时钟规范 Intel® Stratix® 10 DX P-Tile器件的发送器规范 Intel® Stratix® 10 DX P-Tile器件的接收器规范
HPS性能规范 x
HPS时钟性能 HPS内部振荡器频率 HPS PLL规范 HPS SPI时序特征 HPS SD/MMC时序特征 HPS USB UPLI时序特征 HPS Ethernet Media Access Controller (EMAC)时序特征 HPS I2C时序特性 HPS NAND时序特征 HPS走线时序特征 HPS GPIO接口 HPS JTAG时序特征 HPS可编程I/O时序特征
HPS PLL规范 x
HPS PLL输入要求 HPS PLL性能
配置规范 x
通用配置时序规范 POR规范 外部配置时钟源要求 JTAG配置时序 AS配置时序 Avalon® -ST配置时序 1.3.7. SD/MMC配置时序 配置比特流大小 1.3.9. 最大配置时间评估
Intel® Stratix® 10器件数据表

所允许的最大过冲和下冲电压

跳变期间，输入信号可能会过冲至下表所列出的电压值，对小于100 mA的输入电流和低于20 ns的周期下冲至–1.1 V。

所允许的最大过冲持续时间指定为器件生命周期中高时间的百分比。DC信号等同于100%占空比。

例如：当使用VCCIO = 1.8 V时，对于LVDS I/O，一个过冲到2.44 V的信号在~6%器件生命周期中只能是在2.44 V。

表 4.   Intel® Stratix® 10器件跳变期间最大允许的过冲(LVDS I/O)此表列出了最大允许的输入过冲电压和表示为器件生命周期的百分比的过冲电压持续时间。
符号 说明 LVDS I/O (V) 7 过冲持续时间(表示为%，在TJ = 100°C时) 单位
Vi (AC) AC输入电压 VCCIO + 0.30 100 %
VCCIO + 0.35 60 %
VCCIO + 0.40 30 %
VCCIO + 0.45 20 %
VCCIO + 0.50 10 %
VCCIO + 0.55 6 %
> VCCIO + 0.55 不允许过冲 %
表 5.   Intel® Stratix® 10器件跳变期间最大允许的过冲(3 V I/O)此表列出了最大允许的输入过冲电压和表示为器件生命周期的百分比的过冲电压持续时间。
符号 说明 3 V I/O (V) 过冲持续时间(表示为%，在TJ = 100°C时) 单位
Vi (AC) DC输入电压 VCCIO + 0.65 100 %
VCCIO + 0.70 42 %
VCCIO + 0.75 18 %
VCCIO + 0.80 9 %
VCCIO + 0.85 4 %
> VCCIO + 0.85 不允许过冲 %

对于2.5 V的过冲，过冲的high time百分比在10年周期内可高达100%。high time的百分比计算为([delta T]/T) × 100。该10年周期假定器件是一直开启的，并且具有100% I/O触发率和50%占空比信号。

图 1.  Intel® Stratix® 10器件过冲持续时间
7 LVDS I/O值应用于所有专用和双功能配置I/O。
二级标题