Intel® Stratix® 10器件数据表

ID 683181
日期 12/02/2019
Public
文档目录

Avalon® -ST配置时序

表 100.   Intel® Stratix® 10器件中的×8,×16和×32配置的 Avalon® -ST时序参数
符号 说明 最小值 最大值 单位
tACLKH AVST_CLK高时间 3.6 ns
tACLKL AVST_CLK低时间 3.6 ns
tACLKP AVST_CLK周期 8 ns
tADSU 160 AVST_CLK的上升沿之前的AVST_DATA设置时间 5.5 ns
tADH 160 AVST_CLK的上升沿之后的AVST_DATA保持时间 0 ns
tAVSU AVST_CLK的上升沿之前的AVST_VALID设置时间 5.5 ns
tAVDH AVST_CLK的上升沿之后的AVST_VALID保持时间 0 ns
图 28.  Avalon® -ST配置时序图
160 在下一个时钟上升沿由FPGA (sink)采样的数据。