Intel® Stratix® 10器件数据表

下载 PDF
ID 683181
日期 12/02/2019
Public
文档目录
文档目录 x
Intel® Stratix® 10器件数据表
Intel® Stratix® 10器件数据表 x
电气特性 开关特性 配置规范 I/O时序 可编程IOE延时 术语 Intel® Stratix® 10器件数据表的文档修订历史
电气特性 x
操作条件
操作条件 x
绝对最大额定值 所允许的最大过冲和下冲电压 建议的操作条件 DC特征 I/O标准规范
建议的操作条件 x
建议的操作条件 收发器电源操作条件 HPS电源操作条件
DC特征 x
供电电流和功耗 I/O管脚漏电流 总线保持规格 OCT校准精度规范 无校准阻值容差的OCT规范 管脚电容 内部弱上拉电阻
I/O标准规范 x
单端I/O标准规范 单端SSTL，HSTL和HSUL I/O参考电压规范 单端SSTL，HSTL和HSUL I/O标准信号规范 差分SSTL I/O标准规范 差分HSTL和HSUL I/O标准规范 差分I/O标准规范
开关特性 x
内核性能规范 外设性能规范 L-Tile收发器性能规范 H-Tile收发器性能规范 E-Tile收发器性能规范 P-Tile收发器性能规范 HPS性能规范
内核性能规范 x
时钟树规范 PLL规范 DSP模块规范 存储器模块规范 内部温度感应二级管规范 外部温度感应二级管规范 内部电压传感器规范
PLL规范 x
小数分频PLL规范(Fractional PLL Specifications) I/O PLL规范
外设性能规范 x
高速I/O规范 DPA锁定时间规范 LVDS Soft-CDR/DPA正弦抖动容限规范 硬核存储控制器支持的存储器标准 软核存储控制器所支持的存储器标准 HPS硬核存储控制器所支持的存储器标准 DLL范围规范 存储器输出时钟抖动规范 Intel® Stratix® 10 MX器件中HBM2接口的性能规范 HBM2接口性能 OCT校准模块规范
L-Tile收发器性能规范 x
Intel® Stratix® 10 GX/SX L-Tile器件的收发器性能 Intel® Stratix® 10 GX/SX L-Tile器件的收发器规范
H-Tile收发器性能规范 x
Intel® Stratix® 10 GX/SX/MX/TX H-Tile器件的收发器性能 Intel® Stratix® 10 GX/SX H-Tile器件的收发器规范
E-Tile收发器性能规范 x
Intel® Stratix® 10 E-Tile器件的收发器性能 收发器参考时钟规范 Intel® Stratix® 10 E-Tile器件的发送器规范 Intel® Stratix® 10 E-Tile器件的接收器规范
P-Tile收发器性能规范 x
Intel® Stratix® 10 DX P-Tile器件的收发器性能 收发器参考时钟规范 Intel® Stratix® 10 DX P-Tile器件的发送器规范 Intel® Stratix® 10 DX P-Tile器件的接收器规范
HPS性能规范 x
HPS时钟性能 HPS内部振荡器频率 HPS PLL规范 HPS SPI时序特征 HPS SD/MMC时序特征 HPS USB UPLI时序特征 HPS Ethernet Media Access Controller (EMAC)时序特征 HPS I2C时序特性 HPS NAND时序特征 HPS走线时序特征 HPS GPIO接口 HPS JTAG时序特征 HPS可编程I/O时序特征
HPS PLL规范 x
HPS PLL输入要求 HPS PLL性能
配置规范 x
通用配置时序规范 POR规范 外部配置时钟源要求 JTAG配置时序 AS配置时序 Avalon® -ST配置时序 1.3.7. SD/MMC配置时序 配置比特流大小 1.3.9. 最大配置时间评估
Intel® Stratix® 10器件数据表

建议的操作条件

表 6.   Intel® Stratix® 10器件建议的操作条件该表列出了 Intel® Stratix® 10器件的预期稳态电压值。电源斜坡必须全部是单调形式，不能有平缓处。
符号 说明 条件 最小值 8 典型值 最大值 8 单位
VCC 核心电压电源 –E1V, –I1V, –E2V, –I2V, –E3V, –I3V 9 (Typical) – 30 mV 0.8 – 0.94 (Typical) + 30 mV V
–E2L, –I2L, –E3X, –I3X 0.82 0.85 0.88 V
VCCP 外设电路和收发器架构接口电源 –E1V, –I1V, –E2V, –I2V, –E3V, –I3V 9 (Typical) – 30 mV 0.8 – 0.94 (Typical) + 30 mV V
–E2L, –I2L, –E3X, –I3X 0.82 0.85 0.88 V
VCCIO_SDM 配置管脚电源 1.8 V 1.71 1.8 1.89 V
VCCPLLDIG_SDM Secure Device Manager (SDM)模块PLL数字电源 — 0.87 0.9 0.93 V
VCCPLL_SDM SDM模块PLL模拟电源 — 1.71 1.8 1.89 V
VCCFUSEWR_SDM 保险丝模块写电源 — 2.35 2.4 2.45 V
VCCADC ADC电压传感器电源 — 1.71 1.8 1.89 V
VCCERAM 嵌入式存储器和数字收发器电源 0.9 V 0.87 0.9 0.93 V
VCCBAT 10 电池后备电源 (设计安全易失性密钥寄存器) — 1.2 — 1.8 V
VCCPT 可编程调节器和I/O预驱动器的电源 1.8 V 1.71 1.8 1.89 V
VCCIO LVDS I/O的I/O缓冲器电源 1.8 V 1.71 1.8 1.89 V
1.5 V 1.425 1.5 1.575 V
1.35 V 1.283 1.35 1.45 V
1.25 V 1.19 1.25 1.31 V
1.2 V 1.14 1.2 1.26 V
VCCIO3V 3 V I/O的I/O缓冲器电源 3.0 V 2.85 3 3.15 V
2.5 V 2.375 2.5 2.625 V
1.8 V 1.71 1.8 1.89 V
1.5 V 1.425 1.5 1.575 V
1.2 V 1.14 1.2 1.26 V
VCCIO_UIB 内核与嵌入式HBM2存储器之间的通用接口总线的电源 1.2 V 1.17 1.2 1.23 V
VCCM_WORD 嵌入式HBM2存储器的电源 — 2.4 2.5 2.6 V
VCCA_PLL PLL模拟电压稳压器电源 — 1.71 1.8 1.89 V
VI 11 12 DC输入电压 3 V I/O –0.3 — VCCIO + 0.65 V
LVDS I/O –0.3 — VCCIO + 0.3 V
VO 输出电压 — 0 — VCCIO V
TJ Intel® Stratix® 10 MX器件的操作结温 Extended 13 0 — 100 14 °C
所有其他 Intel® Stratix® 10器件的操作结温 Extended 0 — 100 °C
Industrial -20 (–40) 15 — 100 °C
tRAMP 16 17 18 19 电源斜坡时间 Standard POR 200 μs — 100 ms —
相关信息
8 此值描述了正常器件操作期间在PCB电源和接地球之间测量的所需电压。电压纹波包括稳压器直流纹波和动态噪声。有关PCB配电网络设计的信息，请参考配电网络(PDN)工具。
9 专用于 Intel® Stratix® 10 SmartVID器件的Power Management Bus (PMBus*)稳压器的使用对于VCC和VCCP强制性的。 PMBus*稳压器和 Intel® Stratix® 10 SmartVID器件是通过PMBus*连接的。
10 Intel建议如果不使用 Intel® Stratix® 10器件中的设计安全特性，那么将VCCBAT连接到1.8 V电源。
11 LVDS I/O值适用于所有专用的和双功能配置的I/O。
12 该值适用于输入和三态输出配置。管脚电压不应该从外部上拉高于最大值。
13 Intel® Stratix® 10 MX器件通常仅在扩展(Extended)温度范围内提供。如果需要工业(Industrial)温度范围，那么您可以在0°C以下配置 Intel® Stratix® 10 MX器件，但HBM2接口将保持在复位状态，直到TJ达到0°C时才能进行校准。关于 Intel® Stratix® 10 MX 工业(Industrial)温度范围器件的可用性，请与您的Intel销售代表取得联系。
14 所建议的HBM2的最大操作温度为95°C。
15 E-tile支持的操作温度范围从-40°C到100°C。然而，由于在低温启动时的校准程序，E-tile收发器可能在-40°C到-20°C之间出现更高的错误率。因此，符合E-tile协议的收发器链路的建议操作温度范围是-20°C到100°C。此外，为获得最佳结果，应在25°C或更高温度下进行大量调试。
16 这也适用于HPS电源。关于HPS电源，请参考tRAMP规范，当HPS_PORSEL = 0时标准POR，参考tRAMP规范，当HPS_PORSEL = 1时的fast POR。
17 tRAMP是每个单独电源的斜坡时间，不是所有的组合电源的斜坡时间。
18 为支持AS快速模式， Intel® Stratix® 10器件的所有电源都必须在10 ms内完全斜升(fully ramped-up)至建议的操作条件。
19 为支持AS正常模式， Intel® Stratix® 10器件的VCCIO_SDM必须 在10 ms内完全斜升(fully ramped-up)至建议的操作条件。
二级标题