Intel® Stratix® 10器件数据表

ID 683181
日期 12/02/2019
Public
文档目录

内部弱上拉电阻

除配置,测试和JTAG管脚外,所有I/O管脚均具有使能弱上拉功能的选项。对于SDM和HPS,弱上拉和弱下拉选项支持配置I/O和外设I/O。内部弱下拉功能仅在选定的HPS和SDM I/O中受支持。该内部弱下拉电阻的典型值约为25 kΩ。

表 19.   Intel® Stratix® 10器件的内部弱上拉电阻值
符号 说明 条件(V) 额定值 阻值容差 单位
RPU 配置前和配置期间的I/O管脚上拉电阻值,也是使能了可编程上拉电阻选项时用户模式下的I/O管脚上拉电阻的值。 VCCIO = 3.0 ±5% 25 ±25%
VCCIO = 2.5 ±5% 25 ±25%
VCCIO = 1.8 ±5% 25 ±25%
VCCIO = 1.5 ±5% 25 ±25%
VCCIO = 1.35 ±5% 25 ±25%
VCCIO = 1.25 ±5% 25 ±25%
VCCIO = 1.2 ±5% 25 ±25%