Intel® Stratix® 10器件数据表

下载 PDF
ID 683181
日期 12/02/2019
Public
文档目录
文档目录 x
Intel® Stratix® 10器件数据表
Intel® Stratix® 10器件数据表 x
电气特性 开关特性 配置规范 I/O时序 可编程IOE延时 术语 Intel® Stratix® 10器件数据表的文档修订历史
电气特性 x
操作条件
操作条件 x
绝对最大额定值 所允许的最大过冲和下冲电压 建议的操作条件 DC特征 I/O标准规范
建议的操作条件 x
建议的操作条件 收发器电源操作条件 HPS电源操作条件
DC特征 x
供电电流和功耗 I/O管脚漏电流 总线保持规格 OCT校准精度规范 无校准阻值容差的OCT规范 管脚电容 内部弱上拉电阻
I/O标准规范 x
单端I/O标准规范 单端SSTL，HSTL和HSUL I/O参考电压规范 单端SSTL，HSTL和HSUL I/O标准信号规范 差分SSTL I/O标准规范 差分HSTL和HSUL I/O标准规范 差分I/O标准规范
开关特性 x
内核性能规范 外设性能规范 L-Tile收发器性能规范 H-Tile收发器性能规范 E-Tile收发器性能规范 P-Tile收发器性能规范 HPS性能规范
内核性能规范 x
时钟树规范 PLL规范 DSP模块规范 存储器模块规范 内部温度感应二级管规范 外部温度感应二级管规范 内部电压传感器规范
PLL规范 x
小数分频PLL规范(Fractional PLL Specifications) I/O PLL规范
外设性能规范 x
高速I/O规范 DPA锁定时间规范 LVDS Soft-CDR/DPA正弦抖动容限规范 硬核存储控制器支持的存储器标准 软核存储控制器所支持的存储器标准 HPS硬核存储控制器所支持的存储器标准 DLL范围规范 存储器输出时钟抖动规范 Intel® Stratix® 10 MX器件中HBM2接口的性能规范 HBM2接口性能 OCT校准模块规范
L-Tile收发器性能规范 x
Intel® Stratix® 10 GX/SX L-Tile器件的收发器性能 Intel® Stratix® 10 GX/SX L-Tile器件的收发器规范
H-Tile收发器性能规范 x
Intel® Stratix® 10 GX/SX/MX/TX H-Tile器件的收发器性能 Intel® Stratix® 10 GX/SX H-Tile器件的收发器规范
E-Tile收发器性能规范 x
Intel® Stratix® 10 E-Tile器件的收发器性能 收发器参考时钟规范 Intel® Stratix® 10 E-Tile器件的发送器规范 Intel® Stratix® 10 E-Tile器件的接收器规范
P-Tile收发器性能规范 x
Intel® Stratix® 10 DX P-Tile器件的收发器性能 收发器参考时钟规范 Intel® Stratix® 10 DX P-Tile器件的发送器规范 Intel® Stratix® 10 DX P-Tile器件的接收器规范
HPS性能规范 x
HPS时钟性能 HPS内部振荡器频率 HPS PLL规范 HPS SPI时序特征 HPS SD/MMC时序特征 HPS USB UPLI时序特征 HPS Ethernet Media Access Controller (EMAC)时序特征 HPS I2C时序特性 HPS NAND时序特征 HPS走线时序特征 HPS GPIO接口 HPS JTAG时序特征 HPS可编程I/O时序特征
HPS PLL规范 x
HPS PLL输入要求 HPS PLL性能
配置规范 x
通用配置时序规范 POR规范 外部配置时钟源要求 JTAG配置时序 AS配置时序 Avalon® -ST配置时序 1.3.7. SD/MMC配置时序 配置比特流大小 1.3.9. 最大配置时间评估
Intel® Stratix® 10器件数据表

Intel® Stratix® 10器件数据表的文档修订历史

文档版本 修订内容
2019.12.02
  • 更新了 Intel® Stratix® 10器件的差分I/O标准规范表中的VOD的注释。
  • 更新了 Intel® Stratix® 10器件的最大配置时间评估表中 PCIe* 应用的描述。
  • 增添了下表中的 Intel® Stratix® 10 DX器件的规范：
    • Intel® Stratix® 10器件的外部温度传感二极管规范
    • Intel® Stratix® 10器件的配置比特流
    • Intel® Stratix® 10器件的最大配置时间评估( Avalon® -ST)
    • Intel® Stratix® 10器件的最大配置时间评估(AS和SD/MMC)
    • Intel® Stratix® 10器件的可编程IOE延迟
  • 更新了P-Tile接收器规范表中的RESREF规范。
2019.09.19
  • 在 Intel® Stratix® 10器件的数据表状态表中添加了 Intel® Stratix® 10 DX作为Preliminary。
  • 更新了V后缀的定义。
  • 更新了 Intel® Stratix® 10器件的绝对最大额定值表。
    • 增添了E-tile特定电源VCCRT_GXE，VCCRTPLL_GXE，VCCH_GXE和VCCCLK_GXE。
    • 增添了P-tile特定电源VCCRT_GXP，VCCFUSE_GXP，VCCH_GXP和VCCCLK_GXP。
    • 更新了VCCPT的描述。
    • 增添了以下电源轨的规范：
      • VCCPLLDIG_SDM
      • VCCPLL_SDM
      • VCCFUSEWR_SDM
      • VCCADC
      • VCCIO_UIB
      • VCCM_WORD
    • 更新了VI的最大规范。
  • 更新了 Intel® Stratix® 10器件的建议操作条件表。
    • 更新了VCC和VCCP的PMBus*的注释。
    • 更新了VCCBAT的注释。
    • 更新了VCCPT的描述。
    • 更新了VCCIO规范。
    • 增添了VCCIO3V规范。
    • 更新了VI的最大规范。
    • 更新了 Intel® Stratix® 10 MX器件TJ规范的HBM2的注释。
  • 更新了 Intel® Stratix® 10器件的HPS电源操作条件表中的VCCL_HPS和VCCPLLDIG_HPS规范和SmartVID的注释。
  • 在内部弱上拉电阻部分中添加了内部弱下拉电阻的描述。
  • 在 Intel® Stratix® 10器件的存储器模块性能规范表中将M20K模块—ROM，所有支持的宽度规范分为单端口和双端口
  • 更新了 Intel® Stratix® 10器件的外部温度传感二极管规范表。
    • 增添了E-Tile TSD的Ibias和Vbias规范。
    • 更新了内核架构，L-Tile和H-Tile TSD的Ibias规范。
    • 更新了内核架构，L-Tile，H-Tile和E-Tile TSD的串行电阻。
    • 更新了L-Tile，H-Tile和E-Tile TSD的二极管理想因数(diode ideality factor)。
  • 更新了 Intel® Stratix® 10器件的高速I/O规范表中的接收器 fHSDRDPA的最小数据速率。
  • 删除了图：DPA PLL校准使能的DPA锁定时间规范。
  • 在 Intel® Stratix® 10器件的DPA锁定时间规范表中更新了最大数据转换值并添加了一个注释。
  • 更新了 Intel® Stratix® 10器件中软核存储器控制器支持的存储器标准表中的QDR II SRAM规范。
  • 更新了HBM2接口性能部分中的注释。
  • 更新了H-Tile ATX PLL性能表中的受支持输出频率。
  • 更新了H-Tile参考时钟规范表中的输入参考时钟频率(fPLL)和其注释。
  • 删除了H-Tile接收器规范表中的注释。
  • 增添了H-Tile发送器规范表中VOCM (DC coupled)的注释。
  • 更新了E-Tile发送器和接收数据速率性能规范表。
  • 更新了E-Tile接收器规范表。
    • 增添了受支持的I/O标准规范。
    • 增添了接收器管脚的绝对VMAX规范。
    • 增添了最大峰峰差分输入电压VID规范。
    • 增添了VICM(AC coupled)规范。
    • 删除了电气空闲检测电压规范。
  • 增添了P-Tile收发器性能规范部分。
    • 增添了P-Tile发送器和接收器数据速率性能表。
    • 增添了P-Tile PLLA性能表。
    • 增添了P-Tile PLLB性能表。
    • 增添了P-Tile参考时钟规范表。
    • 增添了P-Tile发送器规范表。
    • 增添了P-Tile接收器规范表。
  • 删除了HPS GPIO接口部分中的描述。删除了陈述：GPIO外设过滤少于2个去抖动时钟周期的任何脉冲。
  • 更新了 Intel® Stratix® 10器件的通用配置时序规范表中的tCF12ST1，tCF02ST0，tST0和tCD2UM。
  • 在 Intel® Stratix® 10器件的JTAG时序参数和值表中增添了P-tile支持的注释。
  • 更新了 Intel® Stratix® 10器件的AS时序参数表。
    • 增添了Tclk，Tdo和Text_delay的注释。
    • 更新了Tdo的描述。
    • 删除了数据表中的Text_skew规范。此规范记录在 Intel® Stratix® 10配置用户指南中。
  • 更新了 Intel® Stratix® 10器件的配置比特流大小。
    • 删除了IOCSR Bit Stream Size (Mbits)规范。
    • 删除了不支持的 Intel® Stratix® 10器件： MX 1100， GX 4500， GX 5500， SX 4500和SX 5500。
    • 增添了 Intel® Stratix® 10器件：TX 850，TX 1100，GX 1660和 GX 2110。
    • 更新了Compressed Configuration Bit Stream Size规范。
    • 增添了quad SPI flash的注释。
  • 更新了最大配置时间评估表。
    • 删除了非关键的JTAG配置模式规范。
    • 删除了不支持的配置模式：AS ×1
    • 删除了不支持的 Intel® Stratix® 10器件： MX 1100， GX 4500， GX 5500， SX 4500和SX 5500。
    • 增添了 Intel® Stratix® 10器件：TX 850，TX 1100，GX 1660和 GX 2110。
  • 更新了 Intel® Stratix® 10器件的可编程IOE延迟表。
    • 将速度等级更改为–E1V。
    • 更新了快速模型和慢速模型的规范。
  • 更新了术语表中的VIX(AC)的定义。
  • 增添了下表的描述(表明表中的数据时初步的)。
    • H-Tile发送器规范
    • Intel® Stratix® 10器件的通用配置时序规范
    • Intel® Stratix® 10器件的最大配置时间评估( Avalon® -ST)
    • Intel® Stratix® 10器件的最大配置时间评估(AS和SD/MMC)
2019.02.25
  • 将 Intel® Stratix® 10器件的数据表状态表中的变体数据表状态从Preliminary更改成Final。
2019.02.05
  • 将VI (for 3 V I/O)的最大规范从3.6 V更新到3.8 V。
  • 增添了E-Tile收发器参考时钟的LVPECL DC电气特性表。
  • 增添了E-Tile收发器参考时钟的电气和抖动要求表。
  • 将E-Tile发送器共模电压的最小值，典型值和最大值合并为一个规范。
  • 更新了E-Tile收发器的NRZ数据速率。
  • 增添了 Intel® Stratix® 10 MX器件中HBM2接口的性能规范。
  • 更新了 Intel® Stratix® 10 MX器件中HBM2接口的温度规范。
  • 更新了 Intel® Stratix® 10器件的可编程IOE延迟表中的 Intel® Quartus® Prime Assignment Names。
2018.10.25
  • 更新了X后缀的描述。
  • 删除了 Intel® Stratix® 10器件的跳变期间所允许的最大过冲 (for LVDS I/O)表中的VREFP_ADC和VREFN_ADC I/O管脚的描述。
  • 更新了 Intel® Stratix® 10器件的建议操作条件表。
    • 更新了–3X速度等级的VCC 和VCCP规范。
    • 从SmartVID器件的VCC和VCCP的注释中删除了Pulse-Width Modulation (PWM)。
    • 更新了VCCBAT的注释。
    • 删除了VREFP_ADC规范。
  • 更改了"非绑定配置中的Intel Stratix 10 GX/SX L-Tile器件的收发器电源操作条件"表中的VCCH_GXB[L,R]的最小值和最大值。
  • 更改了"绑定配置中的Intel Stratix 10 GX/SX L-Tile器件的收发器电源操作条件"表中的VCCH_GXB[L,R]的最小值和最大值。
  • 更改了"绑定配置中的Intel Stratix 10 GX/SX H-Tile器件的收发器电源操作条件"表中的VCCH_GXB[L,R]的最小值和最大值。
  • 更改了"绑定配置中的Intel Stratix 10 GX/SX H-Tile器件的收发器电源操作条件"表中的VCCH_GXB[L,R]的最小值和最大值。
  • 更新了"Intel Stratix 10 GX/SX L-Tile器件的收发器性能"部分中指定pll_powerdown最小置位周期的脚注。
  • 在" Intel® Stratix® 10 TX/MX E-Tile器件的收发器电源操作条件"表中添加了一个噪声掩码列并更新了符号名称。
  • 在"Intel Stratix 10 GX/SX L-Tile器件的收发器性能"部分中添加了一个关于SerialLite III协议的TX抖动规范的注释。
  • 删除了"L-Tile参考时钟规范"表中的TransmittersREFCLK Phase Jitter (100 MHz)规范。
  • 在" Intel® Stratix® 10 GX/SX L-Tile器件的收发器规范"部分中添加了一个关于PCI Express参考时钟相位抖动规范的注释。
  • 更改了" Intel® Stratix® 10 GX/SX H-Tile发送器和接收器数据速率性能"表中chip-to-chip, -3 speed grade器件的GXT通道规范。
  • 在"Intel Stratix 10 GX/SX H-Tile器件的收发器性能"部分中添加了一个关于SerialLite III协议的TX抖动规范的注释。
  • 删除了"H-Tile参考时钟规范"表中的TransmitterREFCLK Phase Jitter (100 MHz)规范。
  • 在" Intel® Stratix® 10 GX/SX H-Tile器件的收发器规范"部分中添加了一个关于PCI Express参考时钟相位抖动规范的注释。
  • 删除了 Intel® Stratix® 10器件的HPS电源操作条件表中SmartVID器件的VCCL_HPS和VCCPLLDIG_HPS的注释中的PWM。
  • 更新了 Intel® Stratix® 10器件的I/O PLL规范 表。
    • 更新了–3 speed grade的最大fVCO规范。
    • 更新了tCASC_OUTPJ_DC的描述。
  • 在 Intel® Stratix® 10器件的外部温度感应二极管规范表中添加了E-Tile TSD的串行电阻和二极管理想因子参数。
  • 在 Intel® Stratix® 10器件由硬核存储控制支持的存储器标准表中添加了DDR3 SDRAM的半速率支持注释。
  • 更新了 Intel® Stratix® 10器件中软核存储器控制支持的存储器标准表。
    • 添加了RLDRAM 3的注释
    • 更新了QDR IV SRAM规范
    • 添加了QDR II SRAM的全速率支持的注释
  • 删除了 Intel® Stratix® 10器件的DLL-Delayed Clock (tDQS_PSERR)的DQS相移错误规范表。
  • 更新了存储器输出时钟抖动规范部分的描述。
  • 更新了 Intel® Stratix® 10器件的最大HPS时钟频率表。
    • 更新了VCCL_HPS = 0.94 V的MPU频率。
    • 增添了L3 Interconnect Frequency for VCCL_HPS = 0.94 V for –E1V, –I1V, –E2L, –I2L, –E3X, and –I3X的注释。
  • 更新了 Intel® Stratix® 10器件的HPS内部振荡器频率表中的规范。
  • 更新了 Intel® Stratix® 10器件的SPI Master时序要求表中的Tspi_ref_clk、Tdssfrst和Tdsslst的规范。
  • 更新了 Intel® Stratix® 10器件的SPI Slave时序要求表中的Tspi_ref_clk和Th的规范。
  • 更新了 Intel® Stratix® 10器件的HPS Secure Digital (SD)/MultiMediaCard (MMC)时序要求表。
    • 更新了Tsdmmc_clk的描述。
    • 删除了Td的最小和最大规范的注释。
    • 更新了注释中的Td和Tsu的参考时钟。
  • 更新了下表中的Tclk规范：
    • 降低了 Intel® Stratix® 10器件的Gigabit Media Independent Interface (RGMII) TX时序要求
    • Intel® Stratix® 10器件的RGMII RX时序要求
    • 降低了 Intel® Stratix® 10器件的Media Independent Interface (RMII)时钟时序要求
    • Intel® Stratix® 10器件的Management Data Input/Output (MDIO)时序要求
  • 更新了 Intel® Stratix® 10器件的Management Data Input/Output (MDIO)时序要求表中的Td规范。
  • 更新了下图的标题：
    • RGMII TX和RMII TX时序图
    • RGMII RX和RMII RX时序图
  • 删除了 Intel® Stratix® 10器件的通用配置时序规范表中的Device Security Feature (Zeroization) ON的tCF02ST0规范。
  • 更新了 Intel® Stratix® 10器件的JTAG时序参数和值表中的tJCP规范。
  • 在 Intel® Stratix® 10器件的AS时序参数表中增添了Text_skew规范。
  • 更新了Avalon-ST配置时序图。
  • 提到 Intel® Quartus® Prime软件的未来版本中将包括SD/MMC 配置方案。 Intel® Stratix® 10器件的SD/MMC时序参数表。
  • 更新了最大配置时间评估部分。
    • 澄清了最大配置时间。
    • 更新了AVST ×8、AVST ×16和AVST ×32的注释。
  • 删除了所有表的Preliminary(初步)标签。请参考 Intel® Stratix® 10器件的数据状态表来了解每种器件类型的数据状态。
2018.07.13 更新了 Intel® Stratix® 10器件的建议的操作条件表中的VCC和VCCP的典型值。
2018.07.12 Made the following changes:
  • Updated the Intel® Stratix® 10器件的绝对最大额定值 table.
    • Updated the maximum values for VCCIO (for LVDS I/O), VCCIO_HPS, and VCCIO_SDM from 2.46 V to 2.19 V.
    • Updated the maximum value for VI (for LVDS I/O) from 2.5 V to 2.19 V.
    • 更新了IOUT规范。
  • 更新了所允许的最大过冲和下冲电压部分。
    • 更新了过冲和下冲值。
    • 更新了 Intel® Stratix® 10器件的跳变期间所允许的最大过冲(for LVDS I/O)和 Intel® Stratix® 10器件的跳变期间所允许的最大过冲(for LVDS I/O)表。
    • 更新了 Intel® Stratix® 10器件过冲持续时间图中的电压。
  • 在"非绑定配置中 Intel® Stratix® 10 GX/SX L-Tile器件的收发器电源操作条件"表中添加了1.03 V典型电压的脚注。
  • 在"绑定配置中 Intel® Stratix® 10 GX/SX L-Tile器件的收发器电源操作条件"表中增添了1.03 V典型电压的脚注。
  • 在"非绑定配置中 Intel® Stratix® 10 H-Tile器件的收发器电源操作条件" 表中增添了1.03 V典型电压的脚注。
  • 在"绑定配置中 Intel® Stratix® 10 H-Tile器件的收发器电源操作条件"表中增添了1.03 V典型电压的脚注。
  • 更改了"非绑定配置中 Intel® Stratix® 10 GX/SX L-Tile器件的收发器电源操作条件"表中的VCCT_GXB和VCCR_GXB的最小和最大电压。
  • 更改了"绑定配置中 Intel® Stratix® 10 GX/SX L-Tile器件的收发器电源操作条件"表中的VCCT_GXB和VCCR_GXB的最小和最大电压。
  • 更改了"非绑定配置中 Intel® Stratix® 10 GX/SX H-Tile器件的收发器电源操作条件"表中的VCCT_GXB和VCCR_GXB的最小和最大电压。
  • 更改了"绑定配置中 Intel® Stratix® 10 GX/SX H-Tile器件的收发器电源操作条件"表中的VCCT_GXB和VCCR_GXB的最小和最大电压。
  • 更新了 Intel® Stratix® 10器件的建议操作条件表中的VCC、VCCP、VCCBAT、VCCIO、VCCM_WORD和VI规范。
  • 更新了 Intel® Stratix® 10器件的HPS电源操作条件表中的VCCL_HPS和VCCPLLDIG_HPS规范。
  • 更新了 Intel® Stratix® 10器件的无校准电阻容差的OCT规范 表。
  • 删除了Equation for OCT Variation Without Recalibration。
  • 增添了管脚电容规范。
  • 在 Intel® Stratix® 10器件的内部弱上拉电阻值表中添加了RPU的电阻容限。
  • 更新了 Intel® Stratix® 10器件的Single-Ended SSTL、HSTL和HSUL I/O参考电压规范表中的POD12的VCCIO规范。
  • 删除了 Intel® Stratix® 10器件的Single-Ended SSTL、HSTL和HSUL I/O标准信号规范表中的POD12的VOL和VOH规范。
  • 更新了 Intel® Stratix® 10器件的差分SSTL I/O标准规范表中的SSTL-12的VSWING(DC)规范。
  • 将Differential SSTL I/O Standards Specifications for Intel® Stratix® 10器件的差分SSTL I/O标准规范和术语表中的VX(AC)更正为VIX(AC)。
  • 更新了"非绑定配置中 Intel® Stratix® 10 GX/SX L-Tile器件的收发器电源操作条件"表中的VCCH_GXB[L,R]得最小和最大值。
  • 更新了"绑定配置中 Intel® Stratix® 10 GX/SX L-Tile器件的收发器电源操作条件"表中的VCCH_GXB[L,R]的最小和最大值。
  • 更新了"非绑定配置中 Intel® Stratix® 10 H-Tile器件的收发器电源操作条件"表中的VCCH_GXB[L,R]的最小和最大值。
  • 更新了"绑定配置中 Intel® Stratix® 10 H-Tile器件的收发器电源操作条件"表中的VCCH_GXB[L,R]的最小和最大值。
  • 更改了"绑定配置中 Intel® Stratix® 10 H-Tile器件的收发器电源操作条件"表中的VCCT_GXB[L,R]和VCCR_GXB[L,R] (datarates > 17.4 Gbps to 28.3 Gbps)的最小值，典型值和最大值。
  • 更改了"L-Tile参考时钟规范"表中的Input Reference Clock Frequency (fPLL PLL)符号的最小值的脚注。
  • 更改了"L-Tile Fractional PLL性能"表中的最小和最大频率并增添了一个Modes列。
  • 更改了"H-Tile Fractional PLL性能"表中的最小和最大频率并增添了一个Modes列。
  • 更改了"L-Tile CMU PLL性能"表中支持的最小输出频率。
  • 在"L-Tile参考时钟规范"表中添加了TransmitterREFCLK Phase Jitter (100 MHz)规范的脚注。
  • 在"H-Tile参考时钟规范"表中添加了TransmitterREFCLK Phase Noise (800 MHz)规范的脚注。
  • 在"L-Tile Receiver Specifications"表中的VICM符号中删除了DC coupling的描述。
  • 对"L-Tile Typical Transmitter VOD Settings"表中的 VOD Setting列添加了脚注。
  • 对" Intel® Stratix® 10 GX/SX H-Tile Transmitter and Receiver Datarate Performance"表的的收发器速度等级-1的GXT通道添加了一个脚注。
  • 更改了"H-Tile Reference Clock Specifications"表中的Input Reference Clock Frequency (fPLL PLL)符号的最小值的脚注。
  • 更改了"H-Tile接收器规范"表中VID (器件配置前)参数的最大电压。
  • 删除了"H-Tile接收器规范"表中VICM参数的DC coupling支持。
  • 对"H-Tile Typical Transmitter VOD Settings"表中的VOD Setting列添加了一个脚注。
  • 更改了"H-Tile参考时钟规范"表中的VICM (AC Coupled)典型值。
  • 更新了 Intel® Stratix® 10器件的时钟树性能表中-1速度等级的可编程时钟布线规范。
  • 更新了 Intel® Stratix® 10器件的Fractional PLL规范表。
    • 更新了fVCO规范。
    • 删除了tPLL_PSERR规范。
  • 更新了 Intel® Stratix® 10器件的存储器模块性能规范表。
    • 对M20K模块中的"Simple dual-port with ECC and optional pipeline registers enabled, with the read-during-write option set to Old Data, 512 × 32"模式添加了规范。
    • 更新了eSRAM规范。
  • 更新了 Intel® Stratix® 10器件的外部温度感应二极管规范表中的规范。
  • 更新了 Intel® Stratix® 10器件的内部电压感应器规范表。
  • Removed the note on pending silicon characterization in the High-Speed I/O Specifications for Intel® Stratix® 10 Devices table.
  • 增添了以下表格：
    • Intel® Stratix® 10器件中由硬核存储控制器支持的存储器标准
    • Intel® Stratix® 10 器件中由软核存储控制器支持的存储器标准
    • Intel® Stratix® 10器件中由HPS硬核存储控制器支持的存储器标准
  • 删除了 Intel® Stratix® 10器件的DLL频率范围规范 表中的DLL参考时钟输入规范的注释
  • 删除了 Intel® Stratix® 10器件的存储器输出时钟抖动规范表。阐述了时钟抖动在JEDEC规范以内。
  • 更新了 Intel® Stratix® 10器件的OCT校准模块规范 表中的RS_RT 规范
  • 更新了 Intel® Stratix® 10器件的最大HPS时钟频率表中SDRAM互连频率的注释
  • 增添了HPS内部振荡器频率规范。
  • 更新了 Intel® Stratix® 10器件的HPS PLL输入要求表中时钟输入精度的最小规范。
  • 更新了 Intel® Stratix® 10器件的HPS USB 2.0 Transceiver Macrocell Interface Plus (UTMI+) Low Pin Interface (ULPI)时序要求 表中Td、Tsu和Th的最小规范。
  • 更新了 Intel® Stratix® 10器件的HPS可编程I/O延迟表中的规范。
  • 删除了下表的Preliminary(初步)标记：
    • Intel® Stratix® 10器件的HPS PLL输入要求
    • Intel® Stratix® 10器件的HPS PLL性能
    • Intel® Stratix® 10器件的HPS安全数字 (SD)/多媒体卡(MMC)时序要求
    • Intel® Stratix® 10器件的 HPS USB 2.0 Transceiver Macrocell Interface Plus (UTMI+) Low Pin Interface (ULPI)时序要求
    • Intel® Stratix® 10器件的HPS I2C时序要求
    • Intel® Stratix® 10器件的HPS NAND ONFI 1.0时序要求
    • HPS GPIO接口
    • Intel® Stratix® 10器件的HPS JTAG时序要求
    • Intel® Stratix® 10器件的HPS可编程I/O延迟
  • 删除了关于NAND配置模式的消息。
    • 删除了 Intel® Stratix® 10器件的POR延迟规范 表中的NAND模式。
    • 删除了NAND配置时序部分。
    • 删除了NAND模式的最大配置时间评估。
  • 更新了外部配置时钟源(OSC_CLK_1)时钟输入要求表中的时钟输入频率的注释。
  • 增添了 Intel® Stratix® 10器件的SD/MMC时序参数表的描述。
  • 从最大配置时间评估部分中删除了“最大配置时间不超过最小配置时间的2倍”的声明。
  • 在I/O时序信息指南中更新了I/O Timing部分。
  • 更新了 Intel® Stratix® 10器件的可编程I/O延迟表中快速和慢速模型的规范。
  • Finalized the data for the Intel® Stratix® 10 GX variant (L-Tile).
  • 更改了"L-Tile参考时钟规范"表中的输入参考时钟频率(CMU PLL)最小规范。
  • 更改了"H-Tile参考时钟规范"表中的输入参考时钟频率(CMU PLL)最小规范。
2018.04.06 作了如下变更：
  • 对 Intel® Stratix® 10器件的绝对最大额定值表中的IOUT规格添加了注释。
  • 更新了 Intel® Stratix® 10器件的AS时序参数表。
    • 更新了Tclk，Tdcsfrs，Tdcslst和Tdo的规范。
    • 删除了Text_skew规范。
    • 更新了走线长度匹配和偏斜容差的描述。
    • 更新了Text_delay的注释。
  • Intel® Stratix® 10器件的内部电压传感器规范表中的采样速率(sampling rate)的脚注。
  • 更新了 Intel® Stratix® 10器件的SD/MMC时序参数表中的tSDCLKP，tSU和tH的规范。
  • 更新了配置比特流大小表中的压缩配置比特流大小。
  • 更新了 Intel® Stratix® 10器件的最大配置时间评估表。
    • 将表格标题从“最小配置时钟评估”更改成“最大配置时间评估”。
    • 更新了规范。
2017.12.15 作了如下变更：
  • 增添了非绑定(non-bonded)配置中的 Intel® Stratix® 10 GX/SX L-Tile器件的收发器电源操作条件表。
  • 增添了绑定(bonded)配置中的 Intel® Stratix® 10 GX/SX L-Tile器件的收发器电源操作条件表。
  • 增添了非绑定(non-bonded)配置中的 Intel® Stratix® 10 H-Tile器件的收发器电源操作条件表。
  • 增添了绑定(bonded)配置中的 Intel® Stratix® 10 H-Tile器件的收发器电源操作条件表。
  • 删除了Intel Stratix 10 GX/SX L-和H-Tile器件的收发器电源操作条件表。
  • 删除了L-Tile发送器和接收器数据速率性能，VCCR_GXB和VCCT_GXB规范表。
  • 增添了 Intel® Stratix® 10 GX/SX L-Tile发送器和接收器数据速率性能表。
  • 增添了 Intel® Stratix® 10 GX/SX H-Tile发送器和接收器数据速率性能表。
  • 删除了H-Tile发送器和接收器数据速率性能，VCCR_GXB和VCCT_GXB规范表。
  • 对 Intel® Stratix® 10 GX/SX L-和H-Tile 器件的收发器电源操作条件—初步中的“Maximum”列添加了注释。
  • 删除了"L-Tile接收器规范"表中的接收器串行输入管脚上最小差分眼开规范。
  • 更新了 Intel® Stratix® 10器件的绝对最大额定值表。
    • 将TSTG最小规范从–65°C更新到–55°C。
    • 增添了VI规范。
  • 对"L-Tile ATX PLL性能"表增添了-2收发器速度等级，tARESET和tLOCK规范。
  • 对"L-Tile Fractional PLL性能"表增添了tARESET和tLOCK规范。
  • 对"L-Tile CMU PLL性能"表增添了tARESET和tLOCK规范。
  • 更改了"L-Tile收发器时钟网络最大数据速率规范"表中的Channel Span定义。
  • 删除了"L-Tile发送器规范"表中的VOCM (DC coupled)。
  • 对"L-Tile发送器通道到通道偏斜规范"表增添了xN时钟模式。
  • 对"H-Tile发送器通道到通道偏斜规范"表增添了xN时钟模式。
  • 对"H-Tile ATX PLL性能"表增添了tARESET和tLOCK规范。
  • 对"H-Tile Fractional PLL性能"表增添了tARESET和tLOCK规范。
  • 对"H-Tile CMU PLL性能"表增添了tARESET和tLOCK规范。
  • 删除了"H-Tile接收器规范"表中的接收器串行输入管脚上的最小差分眼开规范。
  • 将 Intel® Stratix® 10器件的跳变期间允许的最大过冲表中LVDS I/O和3 V I/O规范拆分成独立的表。更新了LVDS I/O规范。
  • 增添了 Intel® Stratix® 10器件过冲持续时间图和说明。
  • 更新了 Intel® Stratix® 10器件的建议操作条件表。
    • 更新了VCCIO_UIB规范。
    • 更新了最小值和最大值的注释。
    • 将符号VCCM更改成VCCM_WORD。
  • 对下表中的VCCIO = 2.5 V增添了规范：
    • Intel® Stratix® 10器件的总线保持参数
    • Intel® Stratix® 10器件的内部弱上拉电阻值
  • 更新了 Intel® Stratix® 10器件的OCT校准精度规范表中的规范。
  • 更新了 Intel® Stratix® 10器件的无校准阻值容差的OCT规范表。
    • 添加了VCCIO = 3.0, 2.5的规范
    • 更新了VCCIO = 1.8, 1.5, 1.2的规范
  • 更新了 Intel® Stratix® 10器件的单端I/O标准规范表中的以下规范。
    • 2.5 V I/O标准
    • Schmitt触发器输入
  • 更新了 Intel® Stratix® 10器件的单端SSTL，HSTL和HSUL I/O参考电压规范表中的SSTL-125和SSTL-135 I/O标准。
  • 在以下表中添加了SSTL-12 I/O标准的规范：
    • Intel® Stratix® 10器件的单端SSTL，HSTL和HSUL I/O参考电压规范
    • Intel® Stratix® 10器件的单端SSTL，HSTL和HSUL I/O标准信号规范
    • Intel® Stratix® 10器件的差分SSTL I/O标准规范
  • 更新了 Intel® Stratix® 10器件的Fractional PLL规范表。
    • 更新了tPLL_PSERR规范。
    • 更新了tLOCK描述。
    • 删除了tARESET规范。
  • 更新了 Intel® Stratix® 10器件的I/O PLL规范表中的tOUTDUTY。
  • 更新了 Intel® Stratix® 10器件的内部温度感应二极管规格表。
    • 添加了温度范围的注释。
    • 将转换时间从< 5 ms更新成< 1 ms。
    • 删除了“分辨率”和“无失码的最小分辨率”规范。
  • 更新了 Intel® Stratix® 10器件的高速I/O规范表。
    • 将发送器—TCCS规范从150 ps更新成330 ps。
    • 将Sampling Window规范从300 ps更新为330 ps。
    • 更新了发送器和接收器的SERDES factor J = 3最大数据速率。
  • 将以下值从0.35更新到0.28：
    • 数据速率等于1.6 Gbps的LVDS Soft-CDR/DPA正弦抖动容限规范
    • 数据速率等于1.6 Gbps的LVDS Soft-CDR/DPA正弦抖动掩码值
  • 更新了 Intel® Stratix® 10器件的DLL频率范围规范表中的DLL参考时钟输入规范。
  • 将 Intel® Stratix® 10器件的AS时序参数表中的Tdo最小规范从0 ns更新到–1 ns。
  • 将 Intel® Stratix® 10器件的SD/MMC时序参数表中的tH最小规范从0 ns更新到–1 ns。
  • 更新了 Intel® Stratix® 10器件的配置比特流大小表。
    • 增添了IOCSR比特流大小。
    • 增添了 Intel® Stratix® 10 TX和MX器件的规范。
  • 更新了 Intel® Stratix® 10器件的最小配置时间评估表。
    • 增添了AVST ×8，AVST ×16和AVST ×32的注释。
    • 更新了NAND的规范。
    • 增添了 Intel® Stratix® 10 TX和MX器件的规范。
  • 增添了以下表格：
    • Intel® Stratix® 10器件的外部温度感应二极管规格
    • Intel® Stratix® 10器件的普通配置时序规范
      • 从 Intel® Stratix® 10器件中×8，×16和×32配置的Avalon-ST时序参数表中删除了tST0规范。
      • 从 Intel® Stratix® 10器件的初始化时间表中删除了规范。
    • Intel® Stratix® 10器件的可编程IOE延迟
2017.08.04 作了如下变更：
  • 说明了"DLL范围规范"中的DLL操作频率
  • 说明了"HPS SPI时序特征"中的参考时钟规范
2017.05.08 作了以下变更：
  • 更新了 Intel® Stratix® 10器件的绝对最大额定值表中的VCCERAM的描述。
  • 增添了 Intel® Stratix® 10器件中跳变期间允许的最大过冲表。
  • 更新了 Intel® Stratix® 10器件的建议操作条件表。
    • 更新了VCC、VCCIO和VCCBAT规范。
    • 将符号VCCPFUSE_SDM更新为VCCFUSEWR_SDM。
    • 更新了VCCERAM和VCCIO_UIB 的描述。
    • 增添了VCCM规范。
    • 添加了tRAMP和V后缀速度等级的描述。
  • 删除" Intel® Stratix® 10器件的SmartVID的温度补偿"表。并将此表移到 Intel® Stratix® 10电源管理用户指南。
  • 更新了"收发器电源操作条件"部分中的注释。
  • 更新了“ Intel® Stratix® 10器件的HPS电源操作条件"表。
    • 更新了VCCL_HPS和VCCPLLDIG_HPS规范。
    • 增添了SmartVID的脚注。
  • 更新了" Intel® Stratix® 10器件的单端I/O标准规范"表中的IOL和IOH的脚注。
  • 更新了Updated Differential I/O Standards Specifications for Intel® Stratix® 10 Devices表。
    • 将DMAX更改成数据速率。
    • Added a note to VOD.
  • 更新了" Intel® Stratix® 10器件的I/O PLL规范"表中的tOUTPJ_DC和tOUTCCJ_DC规范。
  • 更改了"L-Tile CMU PLL性能"表中的最小频率的测量单位。
  • 更改了"H-Tile CMU PLL性能"表中的最小频率的测量单位。
  • 更新了下表中的FREF < 100 MHz的tINCCJ规范：
    • Intel® Stratix® 10器件的小数分频PLL
    • Intel® Stratix® 10器件的I/O PLL规范
  • 在 Intel® Stratix® 10器件的DSP模块性能规范表中添加了以下模式：
    • Fixed-point 27 × 27 multiplication mode
    • Fixed-point 18 × 18 multiplier adder mode
    • Fixed-point 18 × 18 multiplier adder summed with 36-bit input mode
  • 在 Intel® Stratix® 10器件的高速I/O规范表中更新了软核CDR模式规范。
  • 增添了POR规范。
  • 更新了 Intel® Stratix® 10器件的AS时序参数表中的Tdo最大规范。
  • 更新了Avalon-ST配置时序图中的注释。
  • 增添了 Intel® Stratix® 10器件的NAND ONFI 1.0 Mode 0-5时序表的说明。
  • 更新了 Intel® Stratix® 10器件的SD/MMC时序参数表中的tSU，tH和td。
  • 将" Intel® Stratix® 10器件的初始化时钟源选项和最大频率表"更名为" Intel® Stratix® 10器件的初始化时间"。
  • 更新了“ Intel® Stratix® 10器件的配置比特流大小”中的说明，指出实际大小可能等于或小于表中的比特流大小。
  • 更新了“最小配置时间评估”部分中的说明。
  • 删除了Minimum Configuration Time Estimation for Intel® Stratix® 10 Devices (AS, NAND, and SD/MMC)表中的AS ×1 specifications。
  • 添加了术语表。
  • 从工具名称中删除了PowerPlay文本。
2017.02.17 作了以下变更：
  • 增添了" Intel® Stratix® 10 GX/SX E-Tile器件的收发器电源操作条件"表。
  • 增添了"E-Tile收发器性能规范"部分。
  • 增添了" Intel® Stratix® 10 E-Tile器件的收发器性能"部分。
  • 增添了"收发器参考时钟规范"部分。
  • 增添了" Intel® Stratix® 10 E-Tile器件的发送器规范"部分。
  • 增添了" Intel® Stratix® 10 E-Tile器件的接收器规范"部分。
  • 更新了" Intel® Stratix® 10器件的AS时序参数"表。
    • 更新了Tdcsfrs和Tdcslst。
    • 增添了Text_delay和Text_skew。
    • 删除了Tsu和Th。
  • 更新了AS配置串行输入时序图。
2016.12.09 进行了如下变更：
  • 修改了“L-Tile接收器规范”表中的 tLTR最大值和测量单位。
  • 对“Stratix 10 GX/SX L-Tile器件的收发器时钟规范”表作了如下变更：
    • 修改了 reconfig_clk信号的值
    • 对GX通道添加了一个新脚注
    • 修改了GXT通道的最小值
  • 修改了“H-Tile接收器规范”表中的tLTR最大值和测量单位。
  • 从“H-Tile发送器规范”表中删除了QPI脚注。
  • 修改了“Stratix 10 GX/SX H-Tile器件的收发器时钟规范”表中的 reconfig_clk信号的值。
  • 修改了“Stratix 10器件的Fractional PLL规范”表中的 fINPFD的最小值。
2016.10.31 首次发布。
二级标题