Intel® Stratix® 10器件数据表

下载 PDF
ID 683181
日期 12/02/2019
Public
文档目录
文档目录 x
Intel® Stratix® 10器件数据表
Intel® Stratix® 10器件数据表 x
电气特性 开关特性 配置规范 I/O时序 可编程IOE延时 术语 Intel® Stratix® 10器件数据表的文档修订历史
电气特性 x
操作条件
操作条件 x
绝对最大额定值 所允许的最大过冲和下冲电压 建议的操作条件 DC特征 I/O标准规范
建议的操作条件 x
建议的操作条件 收发器电源操作条件 HPS电源操作条件
DC特征 x
供电电流和功耗 I/O管脚漏电流 总线保持规格 OCT校准精度规范 无校准阻值容差的OCT规范 管脚电容 内部弱上拉电阻
I/O标准规范 x
单端I/O标准规范 单端SSTL，HSTL和HSUL I/O参考电压规范 单端SSTL，HSTL和HSUL I/O标准信号规范 差分SSTL I/O标准规范 差分HSTL和HSUL I/O标准规范 差分I/O标准规范
开关特性 x
内核性能规范 外设性能规范 L-Tile收发器性能规范 H-Tile收发器性能规范 E-Tile收发器性能规范 P-Tile收发器性能规范 HPS性能规范
内核性能规范 x
时钟树规范 PLL规范 DSP模块规范 存储器模块规范 内部温度感应二级管规范 外部温度感应二级管规范 内部电压传感器规范
PLL规范 x
小数分频PLL规范(Fractional PLL Specifications) I/O PLL规范
外设性能规范 x
高速I/O规范 DPA锁定时间规范 LVDS Soft-CDR/DPA正弦抖动容限规范 硬核存储控制器支持的存储器标准 软核存储控制器所支持的存储器标准 HPS硬核存储控制器所支持的存储器标准 DLL范围规范 存储器输出时钟抖动规范 Intel® Stratix® 10 MX器件中HBM2接口的性能规范 HBM2接口性能 OCT校准模块规范
L-Tile收发器性能规范 x
Intel® Stratix® 10 GX/SX L-Tile器件的收发器性能 Intel® Stratix® 10 GX/SX L-Tile器件的收发器规范
H-Tile收发器性能规范 x
Intel® Stratix® 10 GX/SX/MX/TX H-Tile器件的收发器性能 Intel® Stratix® 10 GX/SX H-Tile器件的收发器规范
E-Tile收发器性能规范 x
Intel® Stratix® 10 E-Tile器件的收发器性能 收发器参考时钟规范 Intel® Stratix® 10 E-Tile器件的发送器规范 Intel® Stratix® 10 E-Tile器件的接收器规范
P-Tile收发器性能规范 x
Intel® Stratix® 10 DX P-Tile器件的收发器性能 收发器参考时钟规范 Intel® Stratix® 10 DX P-Tile器件的发送器规范 Intel® Stratix® 10 DX P-Tile器件的接收器规范
HPS性能规范 x
HPS时钟性能 HPS内部振荡器频率 HPS PLL规范 HPS SPI时序特征 HPS SD/MMC时序特征 HPS USB UPLI时序特征 HPS Ethernet Media Access Controller (EMAC)时序特征 HPS I2C时序特性 HPS NAND时序特征 HPS走线时序特征 HPS GPIO接口 HPS JTAG时序特征 HPS可编程I/O时序特征
HPS PLL规范 x
HPS PLL输入要求 HPS PLL性能
配置规范 x
通用配置时序规范 POR规范 外部配置时钟源要求 JTAG配置时序 AS配置时序 Avalon® -ST配置时序 1.3.7. SD/MMC配置时序 配置比特流大小 1.3.9. 最大配置时间评估
Intel® Stratix® 10器件数据表

1.3.9. 最大配置时间评估

Hyper Initialization是一个选项，通过在 Intel® Quartus® Prime软件中的设置可以使能或禁止此选项来初始化或复位 Intel® Hyperflex™ 寄存器到器件配置时的一个已知状态。

器件开始配置时评估最大配置时间，直到CONF_DONE置为高电平。

最大配置时间不包括 Intel® Stratix® 10器件的通用配置时序规范表中的nCONFIG到nSTATUS的时间。

表 103.   Intel® Stratix® 10器件的最大配置时间评估( Avalon® -ST)

对于 PCIe* 开发系统应用，选择一个配置时间能够满足 PCIe* 规范的配置方案。

此表中的数据是初步的(preliminary)。
产品 产品系列 最大配置时间(ms) [Hyper Initialization Off/Hyper Initialization On]
AVST ×8 161 AVST ×16 161 AVST ×32 161
170 – 230 MHz内部时钟(使用内部时钟源) 250 MHz内部时钟(使用外部时钟源) 170 – 230 MHz内部时钟(使用内部时钟源) 250 MHz内部时钟(使用外部时钟源) 170 – 230 MHz内部时钟(使用内部时钟源) 250 MHz内部时钟(使用外部时钟源)
Intel® Stratix® 10 GX, SX, TX, MX, and DX GX 400, GX 650, SX 400, SX 650 274/334 182/222 154/216 102/144 120/184 80/122
GX 850, GX 1100, SX 850, SX 1100, TX 850, TX 1100, DX 1100 456/1,200 304/378 246/358 164/238 190/300 126/200
GX 1650, GX 1660, GX 2100, GX 2110, SX 1650, SX 2100, TX 1650, TX 2100, MX 1650, MX 2100, DX 2100 754/852 502/568 394/496 262/330 214/316 142/210
GX 2500, GX 2800, SX 2500, SX 2800, TX 2500, TX 2800, DX 2800 1,102/1,240 734/826 568/708 378/472 300/442 200/294
表 104.   Intel® Stratix® 10器件的最大配置时间评估(AS和SD/MMC)

对于 PCIe* 开发系统应用，选择一个配置时间能够满足 PCIe* 规范的配置方案。

此表中的数据是初步的(preliminary)。
产品 产品系列 最大配置时间(ms) [Hyper Initialization Off/Hyper Initialization On]
AS ×4 SD/MMC
170 – 230 MHz内部时钟(使用内部时钟源) 250 MHz内部时钟(使用外部时钟源) 170 – 230 MHz内部时钟(使用内部时钟源) 250 MHz内部时钟(使用外部时钟源)
Intel® Stratix® 10 GX, SX, TX, MX, and DX GX 400, GX 650, SX 400, SX 650 568/630 378/420 732/792 488/528
GX 850, GX 1100, SX 850, SX 1100, TX 850, TX 1100, DX 1100 900/1,012 600/674 1,194/1,306 796/870
GX 1650, GX 1660, GX 2100, GX 2110, SX 1650, SX 2100, TX 1650, TX 2100, MX 1650, MX 2100, DX 2100 1,432/1,534 954/1,022 1,932/2,034 1,288/1,356
GX 2500, GX 2800, SX 2500, SX 2800, TX 2500, TX 2800, DX 2800 2,058/2,200 1,372/1,466 2,806/2,944 1,870/1,962
161 最大配置时间不包括外部存储和控制逻辑产生的时间以及收发器校准时间。
二级标题