仅对英特尔可见 — GUID: rlp1564569680474
Ixiasoft
1. 英特尔® Agilex™ 7可变精度DSP模块概述
2. 英特尔® Agilex™ 7可变精度DSP模块架构
3. 英特尔® Agilex™ 7可变精度DSP模块操作模式
4. 英特尔® Agilex™ 7可变精度DSP块设计考量
5. Native Fixed Point DSP 英特尔® Agilex™ FPGA IP核参考
6. Multiply Adder Intel FPGA IP核参考
7. ALTMULT_COMPLEX Intel FPGA IP核参考
8. LPM_MULT Intel FPGA IP核参考
9. LPM_DIVIDE英特尔FPGA IP核
10. Native Floating Point DSP 英特尔® Agilex™ FPGA IP参考
11. 英特尔® Agilex™ 7可变精度DSP模块用户指南存档
12. 英特尔® Agilex可变精度DSP模块用户指南文档修订历史
仅对英特尔可见 — GUID: rlp1564569680474
Ixiasoft
5.5.5. 累加器/输出链接(Chaining)
参数 | IP生成的参数 | 值 | 默认值 | 描述 |
---|---|---|---|---|
累加器 | ||||
Enable accumulate port | enable_accumulate | No Yes |
No | 选择该参数来使能accumulate端口。
仅适用于以下操作模式:
|
Enable 'accumulate' input register | accumulate_clken | no_reg ena0 ena1 ena2 |
no_reg | 指定accumulate输入寄存器的时钟使能信号。
仅适用于以下操作模式:
关于输入寄存器时钟使能限制的更多信息,请参阅相关信息。 |
Enable double accumulator | enable_double_accum | No Yes |
No | 选择该参数使能双重累加器功能。
仅适用于以下操作模式:
|
Negate(求反) | ||||
Enable 'negate’ port | enable_negate | No Yes |
No | 选择该参数使能negate端口。
仅适用于以下操作模式:
|
Enable 'negate’ input register | negate_clken | no_reg ena0 ena1 ena2 |
no_reg | 指定Negate(求反)输入寄存器的时钟使能信号。
仅适用于以下操作模式:
关于输入寄存器时钟使能限制的更多信息,请参阅相关信息。 |
Loadconst(负载常数) | ||||
Enable 'loadconst’ port | enable_loadconst | No Yes |
No | 选择该参数使能loadconst端口。
仅适用于以下操作模式:
|
Enable 'loadconst’ input register | load_const_clken | no_reg ena0 ena1 ena2 |
no_reg | 指定loadconst输入寄存器的时钟使能信号。
仅适用于以下操作模式:
关于输入寄存器时钟使能限制的更多信息,请参阅相关信息。 |
N value of preset constant | load_const_value | 0 × 63 | 0 | 指定预设常数值。 这个值可以是2N,其中N是预设的常量值。
仅适用于以下操作模式:
|
Chainin/Chainout | ||||
Enable chainin port | use_chainadder | No Yes |
No | 选择该参数使能chainin端口。
仅适用于以下操作模式:
|
Enable chainout port | enable_chainout | No Yes |
No | 选择该参数使能chainout端口。
仅适用于以下操作模式:
|
Enable disable_chainout | disable_chainout | No Yes |
No | 选择该参数使能disable_chainout端口。
仅适用于以下操作模式:
|
Set the chainin and chainout width | chain_inout_width | 0 44 64 |
0 | 指定chainin和chainout总线的宽度。
仅适用于以下操作模式:
|