仅对英特尔可见 — GUID: gym1548146580833
Ixiasoft
1. 英特尔® Agilex™ 7可变精度DSP模块概述
2. 英特尔® Agilex™ 7可变精度DSP模块架构
3. 英特尔® Agilex™ 7可变精度DSP模块操作模式
4. 英特尔® Agilex™ 7可变精度DSP块设计考量
5. Native Fixed Point DSP 英特尔® Agilex™ FPGA IP核参考
6. Multiply Adder Intel FPGA IP核参考
7. ALTMULT_COMPLEX Intel FPGA IP核参考
8. LPM_MULT Intel FPGA IP核参考
9. LPM_DIVIDE英特尔FPGA IP核
10. Native Floating Point DSP 英特尔® Agilex™ FPGA IP参考
11. 英特尔® Agilex™ 7可变精度DSP模块用户指南存档
12. 英特尔® Agilex可变精度DSP模块用户指南文档修订历史
仅对英特尔可见 — GUID: gym1548146580833
Ixiasoft
12. 英特尔® Agilex可变精度DSP模块用户指南文档修订历史
文档版本 | 英特尔 Quartus Prime版本 | 修订内容 |
---|---|---|
2023.04.11 | 23.1 |
|
2022.11.17 | 21.2 | 在FP32操作模式流水线寄存器的位置图示中,将图例7从“fp32_mult_b_clken”更正为“mult_pipeline_clken”。 |
2021.08.13 | 21.2 |
|
2021.02.05 | 20.3 | 在功能特性主题中阐明了bfloat16是Brain Floating Point。 |
2020.09.28 | 20.3 |
|
2020.04.26 | 20.1 |
|
2020.04.13 | 20.1 |
|
2019.09.30 | 19.3 |
|
2019.04.02 | 19.1 | 首次发布 |