英特尔Agilex® 7可变精度DSP模块用户指南

下载 PDF
ID 683037
日期 4/11/2023
Public
文档目录
文档目录 x
1. 英特尔® Agilex™ 7可变精度DSP模块概述 2. 英特尔® Agilex™ 7可变精度DSP模块架构 3. 英特尔® Agilex™ 7可变精度DSP模块操作模式 4. 英特尔® Agilex™ 7可变精度DSP块设计考量 5. Native Fixed Point DSP 英特尔® Agilex™ FPGA IP核参考 6. Multiply Adder Intel FPGA IP核参考 7. ALTMULT_COMPLEX Intel FPGA IP核参考 8. LPM_MULT Intel FPGA IP核参考 9. LPM_DIVIDE英特尔FPGA IP核 10. Native Floating Point DSP 英特尔® Agilex™ FPGA IP参考 11. 英特尔® Agilex™ 7可变精度DSP模块用户指南存档 12. 英特尔® Agilex可变精度DSP模块用户指南文档修订历史
1. 英特尔® Agilex™ 7可变精度DSP模块概述 x
1.1. 功能特性 1.2. 英特尔® Agilex™ 7器件中支持的操作模式
1.2. 英特尔® Agilex™ 7器件中支持的操作模式 x
1.2.1. 定点算术运算 1.2.2. 浮点算术运算
2. 英特尔® Agilex™ 7可变精度DSP模块架构 x
2.1. 定点算术运算 2.2. 浮点算术运算
2.1. 定点算术运算 x
2.1.1. 定点算术运算的输入寄存器Bank 2.1.2. 定点算术运算的流水线寄存器 2.1.3. 定点算术的预加器 2.1.4. 定点算术运算的内部系数 2.1.5. 定点算术运算的乘法器 2.1.6. 定点算术运算的加法器或减法器 2.1.7. 定点算术运算的累加器、Chainout加法器和预加载常量 2.1.8. 定点算术运算的脉动寄存器 2.1.9. 定点算术运算的双重累加寄存器 2.1.10. 定点算术运算的Output寄存器Bank
2.1.7. 定点算术运算的累加器、Chainout加法器和预加载常量 x
2.1.7.1. 动态Chainout
2.2. 浮点算术运算 x
2.2.1. 浮点算术运算的输入寄存器Bank 2.2.2. 浮点算术运算的流水线寄存器 2.2.3. 浮点算术运算的乘法器 2.2.4. 浮点算术运算的加法器或减法器 2.2.5. 浮点算术运算的输出寄存器Bank 2.2.6. 浮点算术运算的异常处理
3. 英特尔® Agilex™ 7可变精度DSP模块操作模式 x
3.1. 定点算术运算的操作模式 3.2. 浮点算术运算的操作模式
3.1. 定点算术运算的操作模式 x
3.1.1. 独立乘法器模式 3.1.2. 8×8 （无符号）或 9×9（有符号）Sum of 4模式 3.1.3. 乘法器加法器求和模式 3.1.4. 独立复数乘法器 3.1.5. 脉动FIR模式
3.1.1. 独立乘法器模式 x
3.1.1.1. 18 × 18或18 × 19独立乘法器 3.1.1.2. 27 × 27独立乘法器
3.1.4. 独立复数乘法器 x
3.1.4.1. 18 × 19乘法运算与36-Bit输入求和模式
3.1.5. 脉动FIR模式 x
3.1.5.1. 映射脉动模式用户视图到可变精度模块架构视图 3.1.5.2. 18-bit脉动FIR模式 3.1.5.3. 27-bit脉动FIR模式
3.2. 浮点算术运算的操作模式 x
3.2.1. FP32单精度浮点算术运算函数 3.2.2. FP16半精度浮点算术运算函数 3.2.3. 多浮点可变精度DSP模块函数
3.2.1. FP32单精度浮点算术运算函数 x
3.2.1.1. FP32乘法模式 3.2.1.2. 加法或减法模式 3.2.1.3. 乘法累加模式 3.2.1.4. FP32 Vector One模式 3.2.1.5. FP32 Vector Two模式
3.2.2. FP16半精度浮点算术运算函数 x
3.2.2.1. FP16支持的精度格式 3.2.2.2. 两个FP16乘法求和模式 3.2.2.3. 两个FP16乘法与FP32加法求和模式 3.2.2.4. 两个FP16乘法与累加求和模式 3.2.2.5. FP16 Vector One模式 3.2.2.6. FP16 Vector Two模式 3.2.2.7. FP16 Vector Three模式
3.2.3. 多浮点可变精度DSP模块函数 x
3.2.3.1. 乘加或乘减模式 3.2.3.2. 直接向量点积 3.2.3.3. 复数乘法
4. 英特尔® Agilex™ 7可变精度DSP块设计考量 x
4.1. 定点算术运算 4.2. 浮点算术运算 4.3. 英特尔® Agilex™ 7器件中的DSP块级联限制
4.1. 定点算术运算 x
4.1.1. 输入、流水线和输出寄存器的配置 4.1.2. 定点算术运算的内部系数和预加器 4.1.3. 定点算术运算的累加器 4.1.4. 定点算术运算的输入级联 4.1.5. Chainout加法器
4.1.1. 输入、流水线和输出寄存器的配置 x
4.1.1.1. Input寄存器的限制 4.1.1.2. 流水线寄存器的限制 4.1.1.3. 每操作模式支持的寄存器配置
4.1.4. 定点算术运算的输入级联 x
4.1.4.1. 动态Scanin
4.2. 浮点算术运算 x
4.2.1. 输入、流水线和输出寄存器的配置 4.2.2. Chainout加法器
4.2.1. 输入、流水线和输出寄存器的配置 x
4.2.1.1. FP32操作模式支持的寄存器配置 4.2.1.2. FP16操作模式支持的寄存器配置
5. Native Fixed Point DSP 英特尔® Agilex™ FPGA IP核参考 x
5.1. Native Fixed Point DSP 英特尔® Agilex™ FPGA IP发布信息 5.2. 支持的操作模式 5.3. 定点算术运算的最大输入数据宽度 5.4. 定点算术运算的最大Output数据宽度 5.5. 参数化Native Fixed Point DSP IP 5.6. Native Fixed Point DSP 英特尔® Agilex™ FPGA IP信号
5.3. 定点算术运算的最大输入数据宽度 x
5.3.1. 18 x 18 Plus 36模式中使用少于36-Bit操作数实例
5.5. 参数化Native Fixed Point DSP IP x
5.5.1. 操作模式选项卡 5.5.2. 输入级联选项卡 5.5.3. 预加器选项卡 5.5.4. 内部系数选项卡 5.5.5. 累加器/输出链接（Chaining） 5.5.6. 流水线 5.5.7. 清零信号
5.6. Native Fixed Point DSP 英特尔® Agilex™ FPGA IP信号 x
5.6.1. 9 × 9 Sum of 4模式信号 5.6.2. 18 × 18 Full模式信号 5.6.3. 18 × 18 Sum of Two模式信号 5.6.4. 18 × 18 Plus 36模式信号 5.6.5. 18 × 18脉动模式信号 5.6.6. 27 × 27模式信号
6. Multiply Adder Intel FPGA IP核参考 x
6.1. Multiply Adder Intel FPGA IP发布信息 6.2. 功能特性 6.3. 参数 6.4. 信号
6.2. 功能特性 x
6.2.1. 预加器 6.2.2. 脉动延迟寄存器 6.2.3. 预加载常量 6.2.4. 双重累加器
6.2.1. 预加器 x
6.2.1.1. 预加器简单模式 6.2.1.2. 预加器系数模式 6.2.1.3. 预加器输入模式 6.2.1.4. 预加器平方模式 6.2.1.5. 预加器常量模式
6.3. 参数 x
6.3.1. General选项卡 6.3.2. 特殊模式（Extra Modes） 6.3.3. 乘法器选项卡 6.3.4. 预加器选项卡 6.3.5. 累加器选项卡 6.3.6. 脉动/Chainout选项卡 6.3.7. 流水线选项卡
7. ALTMULT_COMPLEX Intel FPGA IP核参考 x
7.1. ALTMULT_COMPLEX Intel FPGA IP发布信息 7.2. 功能特性 7.3. 复数乘法 7.4. 参数 7.5. 信号
8. LPM_MULT Intel FPGA IP核参考 x
8.1. LPM_MULT Intel FPGA IP发布信息 8.2. 功能特性 8.3. 参数 8.4. 信号
8.3. 参数 x
8.3.1. General选项卡 8.3.2. General 2选项卡 8.3.3. 流水线选项卡
9. LPM_DIVIDE英特尔FPGA IP核 x
9.1. LPM_DIVIDE Intel FPGA IP发布信息 9.2. 功能特性 9.3. Verilog HDL Prototype（Verilog HDL原型开发） 9.4. VHDL组件声明 9.5. VHDL LIBRARY_USE Declaration（VHDL LIBRARY_USE声明） 9.6. 端口 9.7. 参数
9.7. 参数 x
9.7.1. General选项卡 9.7.2. General 1选项卡
10. Native Floating Point DSP 英特尔® Agilex™ FPGA IP参考 x
10.1. Native Floating Point DSP 英特尔® Agilex™ FPGA IP发布信息 10.2. Native Floating Point DSP 英特尔® Agilex™ FPGA IP核支持的操作模式 10.3. 参数化Native Floating Point DSP 英特尔® Agilex™ FPGA IP 10.4. Native Floating Point DSP 英特尔® Agilex™ FPGA IP核信号
10.3. 参数化Native Floating Point DSP 英特尔® Agilex™ FPGA IP x
10.3.1. General选项卡 10.3.2. Registers选项卡
10.4. Native Floating Point DSP 英特尔® Agilex™ FPGA IP核信号 x
10.4.1. FP32乘法模式信号 10.4.2. FP32加法或减法模式信号 10.4.3. FP32乘法与加法或减法模式信号 10.4.4. FP32乘法与累加模式信号 10.4.5. FP32 Vector One和Vector Two模式信号 10.4.6. 两个FP16乘法求和模式信号 10.4.7. 两个FP16乘法与FP32加法求和模式信号 10.4.8. 两个FP16乘法与累加求和模式信令 10.4.9. FP16 Vector One和Vector Two模式信号 10.4.10. FP16 Vector Three模式信号
1. 英特尔® Agilex™ 7可变精度DSP模块概述
2. 英特尔® Agilex™ 7可变精度DSP模块架构
3. 英特尔® Agilex™ 7可变精度DSP模块操作模式
4. 英特尔® Agilex™ 7可变精度DSP块设计考量
5. Native Fixed Point DSP 英特尔® Agilex™ FPGA IP核参考
6. Multiply Adder Intel FPGA IP核参考
7. ALTMULT_COMPLEX Intel FPGA IP核参考
8. LPM_MULT Intel FPGA IP核参考
9. LPM_DIVIDE英特尔FPGA IP核
10. Native Floating Point DSP 英特尔® Agilex™ FPGA IP参考
11. 英特尔® Agilex™ 7可变精度DSP模块用户指南存档
12. 英特尔® Agilex可变精度DSP模块用户指南文档修订历史

5.6.3. 18 × 18 Sum of Two模式信号

图 53. 18 × 18 Sum of Two模式信号


表 61.  数据输入和输出信号
信号名称 类型 宽度 描述
ax[17:0] Input 18 到顶部乘法器的输入数据总线。

内部系数功能使能时，该信号不可用。
ay[18:0] Input 19 输入数据总线到顶部乘法器。

使能预加器时，这些信号被用作到顶部预加器的输入信号。
az[17:0] Input 18

这些信号是到顶部预加器的输入信号。

这些信号仅在预加法器使能时才可用。
bx[17:0] Input 18 输入数据总线到底部乘法器。
by[18:0] Input 19 输入数据总线到底部乘法器。

使能预加器时，这些信号被用作到底部预加器的输入信号。
bz[17:0] Input 18

这些信号为底部预加法器的输入信号。

这些信号仅在预加法器使能时才可用。
resulta[63:0] Output 37 从顶部乘法器来的输出数据总线。
表 62.  时钟，使能和清零信号
信号名称 类型 宽度 描述
clk[0] Input 1 所有寄存器的输入时钟。
ena[2:0] Input 3 所有寄存器的时钟使能信号。

These signals are active-High.
clr[1:0] Input 2 T这些信号可以是所有寄存器的异步或同步清零输入信号。您可以使用Type of clear signal参数选择清零输入信号的类型。

这些信号为高电平有效。

默认情况下，此信号为低电平。

有关输入寄存器的时钟使能限制的更多信息，请参阅相关信息。
表 63.  动态控制信号关于各操作模式下支持的动态控制信号的汇总，请参考相关的信息。
信号名称 类型 宽度 描述
disable_chainout Input 1 动态输入信号，以启用动态chainout功能。 Y您可以在run-time运行时期间更改此信号的值。

您必须将chainout输出总线连接到下一个DSP模块，以便使用该信号。

  • 0：发送chainout输出到下一个 DSP模块。默认值。
  • 1：不发送chainout输出到下一个DSP模块。该chainout输出为全零。
disable_scanin Input 1 启用动态scanin功能的动态输入信号。您可以在run-time运行时期间更改此信号的值。

当您将Enable 'disable scanin参数设置为Yes时，该信号可用。

您必须将Enable input cascade for 'ay' input参数设置为Yes以使用这个信号。

  • 0：切换顶部乘法器的输入，以便使用scanin输入。
  • 1：切换顶部乘法器的输入以使用ay输入。
accumulate Input 1 输入信号，用于启用或禁用累加器功能。 您可以在run-time运行时期间更改此信号的值。
  • 0：生成的当前结果不累加上一个结果。默认值。
  • 1：将当前结果加入上一个结果中。
loadconst Input 1 输入信号，用于启用或禁用负载常数功能。您可以在运行时期间更改此信号的值。
  • 0：禁用负载常数功能。默认值。
  • 1：将预加载常数添加到结果中以执行有偏差的舍入。
sub Input 1 动态输入信号，以控制加法器模块运行。 您可以在运行时更改此信号的值。
  • 0：将顶部乘法器的输出与底部乘法器的输出相加。默认值。
  • 1：从底部乘法器的输出中减去顶部乘法器的输出。
negate Input 1 动态输入信号，以控制chainout加法器模块运行。您可以在运行时期间更改此信号的值。
  • 0：将顶部乘法器与底部乘法器的和与chainin数据输入总线相加 ，并累加环回数据。默认值。
  • 1：从chainin数据输入总线中减去顶部和底部乘法器的和，并累加环回数据。
表 64.  内部系数端口关于各操作模式下支持的功能的总结，请参考相关的信息。
信号名称 类型 宽度 描述
coefsela[2:0] Input 3 输入用户为顶部乘法器定义的8个系数值的选择信号。 系数值储存在内部存储器中，并由参数coef_a_0到coef_a_7指定。
  • coefsela[2:0] = 000指的是coef_a_0
  • coefsela[2:0] = 001指的是coef_a_1
  • coelsela[2:0] = 010指的是coef_a_2，以此类推。

这些信号仅在内部系数功能使能时可用。
coefselb[2:0] Input 3 输入用户为底部乘法器定义的8个系数值的选择信号。系数值储存在内部存储器中，并由参数coef_b_0到coef_b_7指定。
  • coefselb[2:0] = 000指的是coef_b_0
  • coefselb[2:0] = 001指的是coef_b_1
  • coelselb[2:0] = 010指的是coef_b_2，以此类推。

这些信号仅在内部系数功能使能时可用。
表 65.  输入级联信号
信号名称 类型 宽度 描述
scanin[18:0] Input 19 输入级联模块的输入数据总线。

将这些信号连接到之前介绍的DSP核的scanout信号。

scanout[18:0] Output 19 输入级联模块的输出数据总线。

将这些信号连接到下一个DSP核的scanin信号。

表 66.  输出级联信号
信号名称 类型 宽度 描述
chainin[63:0] Input 64 输出级联模块的输入数据总线。

将这些信号连接到之前介绍的DSP核的chainout信号。

chainout[63:0] Output 64 输出级联模块的输出数据总线。

将这些信号连接到下一个DSP核的chainin信号。

相关信息
二级标题