仅对英特尔可见 — GUID: phn1548141171903
Ixiasoft
1. 英特尔® Agilex™ 7可变精度DSP模块概述
2. 英特尔® Agilex™ 7可变精度DSP模块架构
3. 英特尔® Agilex™ 7可变精度DSP模块操作模式
4. 英特尔® Agilex™ 7可变精度DSP块设计考量
5. Native Fixed Point DSP 英特尔® Agilex™ FPGA IP核参考
6. Multiply Adder Intel FPGA IP核参考
7. ALTMULT_COMPLEX Intel FPGA IP核参考
8. LPM_MULT Intel FPGA IP核参考
9. LPM_DIVIDE英特尔FPGA IP核
10. Native Floating Point DSP 英特尔® Agilex™ FPGA IP参考
11. 英特尔® Agilex™ 7可变精度DSP模块用户指南存档
12. 英特尔® Agilex可变精度DSP模块用户指南文档修订历史
仅对英特尔可见 — GUID: phn1548141171903
Ixiasoft
3.1.5. 脉动FIR模式
FIR滤波器的基本结构包括一系列乘法运算和其后的一个加法运算。
图 23. 基本FIR滤波器方程式
根据抽头数量和输入大小,链接大量加法器能够导致相当大的延迟。要解决该延迟性能问题,使用脉动形式(systolic form)与每个抽头中的额外延迟单元以增加延迟为代价来提高性能。
图 24. 脉动FIR滤波器等效电路
英特尔® Agilex™ 7精度可调DSP模块支持下列脉动FIR结构:
- 18-bit
- 27-bit
在脉动FIR模式中,乘法器的输入来自四组不同的数据源:
- 两个动态输入
- 一个动态输入和一个系数输入
- 一个系数输入和一个预加法器输出
- 一个动态输入和一个预加法器输出