仅对英特尔可见 — GUID: yls1557106862692
Ixiasoft
6.3.1.1. 未使用的管脚
编号 | 是否完成? | 检查表项目 |
---|---|---|
1 | 指定未使用I/O管脚为保留状态。 | |
2 | 仔细检查 Intel® Quartus® Prime软件生成的.pin文件中的管脚连接。请勿连接RESERVED管脚。 |
通过从Device and Pin Options对话框下Unused Pins分类中Reserve all unused pins的5种允许状态里选择其一, 来指定 Intel® Quartus® Prime软件中未使用管脚的状态从而实现电路板设计中的灵活性:
- As inputs tri-stated(作为输入三态)
- As output driving ground(作为输出驱动接)
- As outputs driving an unspecified signal(作为输出驱动未指定信号)
- As input tri-stated with bus-hold circuitry(作为使用总线保持电路的输入三态)
- As input tri-stated with weak pull-up(作为可弱上拉的输入三态)
通常将未使用管脚设置为As inputs tri-stated with weak pull-up。要提高信号完整性,就将未使用管脚设置为As output driving ground。由于这样设置会缩短返回路径,因而可降低电感,并减少相邻I/O上的噪声。如果这样设置会产生很多通路导致器件中信号堵塞,则不应使用该设置。
为降低功耗,需要将时钟管脚和其他未使用I/O管脚设置为As inputs tri-stated,并接地。
未使用HPS Block的连接指南
如果 Intel® Agilex™ 器件中不使用 HPS block,请遵循以下HPS特定管脚指导:
管脚功能 | 如果未使用HPS,请连接到: |
---|---|
VCCL_HPS VCCIO_HPS VCCPLL_HPS VCCPLLDIG_HPS |
如果不准备在 Intel® Agilex™ SoC器件中使用HPS,则必须为HPS提供电源。请勿将HPS电源悬空或与GND连接。 请参阅 Intel® Agilex™ Device Family Pin Connection Guidelines 中的HPS Supply Pins部分了解更多信息。 |
48 HPS Dedicated IO | No connect (NC) |