仅对英特尔可见 — GUID: sas1557328281842
Ixiasoft
5.1.7.1.5. MDIO
Intel® Management Data Input/Output (MDIO) PHY管理总线中每个MAC有两个信号:MDC和MDIO。MDC是时钟输出,但非自由运行。在2.5 MHz时,其最小周期为400 ns。MDIO是具有High-Z总线转向周期的双向数据信号。
MAC写入PHY时,启动下降沿上的数据,表示有200 ns -10 ns = 190 ns用作接收器的飞行时间,信号设置和设置。因为直到下个负沿才切换数据,因此还有200 ns保持时间。可通过几乎所有电路板拓扑来轻松满足这些要求。MAC从PHY读取时,PHY负责将0到300 ns的读取数据输回MAC,从100 ns中减去10 ns用于设置,或90 ns用作接收器处的飞行时间,信号设置和设置。该要求也很容易满足。
指南:MDC/MDIO的电路板上拉。
两个信号都需要一个外部上拉电阻。参看PHY数据表获得正确的上拉电阻值。1K Ohm是典型电阻值。
指南:确保符合MDIO要求的接口时序
MDIO要求10 ns设置和有关MDC的数据保持时间。有关具体值,请参阅 Intel® Agilex™ FPGA Data Sheet。
相关信息