仅对英特尔可见 — GUID: kxx1566934309184
Ixiasoft
2.6. I/O摘要
配置器件时,最重要的考量之一是了解 Intel® Agilex™ SoC器件中I/O的组织方式。
1. HPS EMIF I/O
SDRAM存储器可连接三个模块化I/O sub-bank。其中一个I/O bank用于连接地址,命令和ECC数据信号。其他两个bank用于连接数据信号。
2. HPS Dedicated I/O
这48个I/O物理位置是在HPS内部,专用于HPS,并且还用于HPS时钟和外设,包括大容量Flash存储器。
注: 仅HPS器件中有HPS EMIF I/O和HPS Dedicated I/O。
3. Secure Device Manager (SDM) Dedicated I/O
SDM有24个专用I/O,其中包括JTAG、时钟、复位、配置、基准电压、引导和配置flash接口和MSEL。
注: FPGA和HPS器件上均能找到SDM Dedicated I/O。
4. General Purpose I/O
可将通用I/O用于FPGA逻辑,FPGA外部存储器接口和高速串行接口。如有可能,可将大多数HPS外设接口导出到FPGA架构,以进行自定义适配并路由到FPGA I/O。
注: FPGA和HPS器件上均能找到GPIO。
以下表格总结了每种I/O类型的特性。
Dedicated HPS I/O | HPS EMIF I/O | Dedicated SDM I/O | General Purpose I/O | |
---|---|---|---|---|
可用I/O数目 | 48 | 最高达到3个I/O 48 sub-banks (使用2个I/O96 banks) | 24 | 所有其他器件I/O |
位置 | 位于HPS内 仅适用于具有HPS的器件。 |
仅适用于具有HPS的器件。
|
位于SDM中 |
I/O Column位于FPGA器件中 |
支持的电压 | 1.8V | 1.5V True Differential Signal支持,DDR4协议 | 1.8V | 1.2V I/O、1.5V I/O和高速串行收发器 |
用途 | HPS Clock,HPS外设,大容量flash,HPS JTAG |
HPS主存储器 | FPGA JTAG通过SDM专用管脚,时钟,复位,配置,基准电压,引导和配置flash接口 | 通用I/O和收发器I/O |
时序收敛 | 固定 | 由存储器控制器IP提供 | 固定 | 用户定义 |
建议外设 | HPS外设I/O,例如Ethernet PHY、USB PHY、大容量flash(NAND, SD/MMC),TRACE调试。 |
DDR4 | 引导和配置源,通过SDM专用管脚的FPGA JTAG,MSEL信号和AVSTx8连接到SDM。 | 低速HPS外设(I2C, SPI, EMAC-MII),FPGA I/O,例如FPGA EMIF, 收发器I/O, AVSTx16, AVSTx32和其他并行和控制/状态I/O。 |