AN 886: Intel® Agilex™ SoC器件设计指南

ID 683634
日期 1/22/2021
Public
文档目录

5.1.3. HPS时钟和复位设计考量

HPS的主时钟和复位源为:
  • HPS_OSC_CLK器件I/O管脚—HPS PLL的外部时钟源,该时钟源生成的时钟可用于MPU Subsystem、CCU、SMMU、L3 Interconnect、HPS外设和HPS-to-FPGA用户时钟。
  • nCONFIG器件I/O管脚—nCONFIG是SDM的专用输入管脚,可延缓初始配置和启动FPGA重新配置。nCONFIG置位可冷复位HPS。
  • HPS_COLD_nRESET器件I/O管脚—可选的复位输入仅可冷复位HPS,并被配置用于双向操作。

GUIDELINE: 可将HPS_COLD_nRESET管脚配置到任何开放的SDM I/O管脚上。

Intel® Quartus® Prime
  1. 点击Assignments > Device
  2. 点击“Device and Pin Options”按钮。
  3. 转到"Configuration"选项卡。
  4. 点击“Configuration Pin Options”按钮。
  5. 点击“USE_HPS_COLD_nRESET”复选框并选择可用的SDM_IO管脚。
更多有关信息,请参阅“HPS Clocks,Reset和POR的管脚功能和连接”部分。