AN 886: Intel® Agilex™ SoC器件设计指南

ID 683634
日期 1/22/2021
Public
文档目录

8.1.1. 调试工具规划指导

表 106.  调试工具规划指导检查表
编号 是否完成? 检查表项目
1   尽早选择片上调试方案,以规划存储器和逻辑要求,I/O管脚连接和电路板连接。
2   如果要使用Signal Probe增量式布线,Signal Tap Embedded Logic Analyzer(嵌入式逻辑分析仪),Logic Analyzer Interface(逻辑分析仪接口),In-System Memory Content Editor(在系统存储器内容编辑器),In-System Sources and Probes(在系统源和探针)或虚拟JTAG IP核(虚拟JTAG IP核),就需要通过可用于调试的JTAG连接来对系统和电路板进行规划。
3   规划少量的额外逻辑资源,用于实现JTAG调试功能所需的JTAG集线器逻辑
4   使用Signal Tap Embedded Logic Analyzer进行调试时,需要保留器件存储器资源,以在系统操作期间采集数据。请确保JTAG信号时序清晰。
5   预留使用Signal Probe或Logic Analyzer Interface(逻辑分析仪界面)进行调试的I/O管脚。以免以后为了适应调试信号而不得不更改设计或者电路板。
6   确保电路板支持调试模式从而在此模式中调试信号不会影响系统运行。
7   根据外部逻辑分析仪或者混合信号示波器的要求来整合pin header或mictor connector。
8   为能够以增量方式使用调试工具并减少编译时间,需确保开启增量式编译,这样就不必重新编译设计来修改调试工具
9   要将虚拟JTAG IP核用于定制调试应用程序,需要在设计过程中以HDL代码将其例化。
10   要使用In-System Sources(在系统资源)和探针(Probes)功能,请以HDL代码例化IP核。
11   要对RAM或者ROM模块使用In-System Memory Content Editor(在系统存储器内容编辑器),请开启Allow In-System Memory Content Editor以单独采集和更新IP catalog中存储模块的系统时钟选项内容。

如打算使用任何片上调试工具,就在开发系统电路板, Intel® Quartus® Prime工程和设计时对这些工具进行规划。

请参阅 Intel® Quartus® Prime Pro Edition用户指南:调试工具获得有关调试工具的更多信息。