仅对英特尔可见 — GUID: asa1557328294733
Ixiasoft
5.1.7.6. I2C接口设计指南
指南:通过FPGA架构路由I2C信号时,请例化开漏缓冲器。
通过FPGA架构路由I2C信号时,请注意从HPS到FPGA架构的I2C管脚(i2c*_out_data,i2c*_out_clk)并非开漏且为反向逻辑电平。因此,要将逻辑电平zero驱动到I2C总线,请将相应管脚驱动到高电平。该实现非常有用,因为可使用他们直接绑定到三态缓冲器的输出使能。必须使用altiobuff实现开漏缓冲器。
Intel建议在将I2C用于FPGA架构时,请使用I/O Buffer (ALTIOBUF) IP核。
指南:请确保上拉电阻都已添加到电路板设计中的外部SDA和SCL信号。
因为I2C为开漏上拉信号,所以当总线上没有器件将其拉低时,就需要其确保将总线拉高。
图 6. I2C硬接线FPGA管脚
指南:请确保针对I2C接口速度正确配置高电平和低电平时钟计数。
I2C接口时钟所在位置:
- SDM—125 MHz
- HPS—100 MHz