仅对英特尔可见 — GUID： inb1557106792015
Ixiasoft
8.2. 片上调试工具
Intel® Quartus® Prime系列的验证工具包括以下在系统调试功能：
- Signal Probe增量式布线—在不影响原始设计的情况下，迅速将内部信号路由到I/O管脚。如果从完整布线的设计开始，可选择用于调试的信号并路由到之前已保留或当前未使用的I/O管脚。
- Signal TapEmbedded Logic Analyzer—当设计在FPGA器件中全速运行时，无需使用外部设备或额外I/O管脚即可探测内部和I/O信号的状态。对定制触发条件逻辑进行定义，可以提供更高精确度并提高隔离问题的能力。它不需要外部探针也不必改变设计文件就能采集设计中内部结点或I/O管脚的状态；所采集的全部信号数据都储存在器件存储器中，直到您准备读取和分析数据。Signal Tap Embedded Logic Analyzer最适用于同步接口。对于调试异步接口，可考虑使用Signal Probe或外部逻辑分析仪以更准确地查看信号。Signal Tap可能影响原始设计的布线。
- Logic Analyzer Interface—可用于连接并将内部FPGA信号发送到外部逻辑分析仪进行分析，以便充分利用外部逻辑分析仪或混合信号示波器的高级功能。通过这项功能将大批内部器件信号与少量输出管脚连接后用于调试目的，必要时，该接口还可通过设计I/O管脚对信号进行多路复用。
- In-System Memory Content Editor—通过 JTAG接口提供对在系统FPGA存储器和常量的读写访问，以便当器件在系统中运行时，可以测试FPGA存储器内容和常量值的变化。
- In-System Source和Probe—设置定制寄存器链以驱动或对逻辑设计中的被测节点进行采样，从而轻松输入简单虚拟干预并捕获被测节点的当前值。
- Virtual JTAG Intel® FPGA IP核—可用于构建自己的系统级调试基础设施，包括基于处理器的调试解决方案和软件中用于系统级调试的调试工具。可直接以HDL代码例化SLD_VIRTUAL_JTAG Intel® FPGA IP核，以提供一条或多条透明化通信通道，从而利用器件的JTAG接口访问FPGA设计的各个部分。
- EMIF Debug Toolkit—基于Tcl图形用户界面通过JTAG连接进行通信，并使能电路板上外部存储器接口以检索校准状态和调试信息。工具包中的Driver Margining（驱动程序裕量）功能支持使用任意通信量码型的驱动器测量存储器接口中的裕量。通过JTAG连接，基于Tcl的图形用户界面可提供对 Nios® II定序器所收集的存储器校准数据的访问。工具包支持掩盖校准等级，并请求重新校准接口。工具包的Driver Margining功能支持使用任意通信量码型的驱动器测量存储器接口中的裕量。EMIF Toolkit可与同一器件上的多个不同存储器接口进行通信，但每一次仅一个接口。
- Transceiver Toolkit—FPGA和电路板设计师可借助System Console技术实时验证系统中收发器链路信号完整性，并改善电路板启动（bring-up）时间。以目标数据率运行多个链路的同时测试误码率（BER），通过使用Transceiver Toolkit验证电路板设计。在使用不同测试度量进行结果量化的同时，调整收发器模拟设置获得最佳链路性能。同时通过Transceiver Toolkit GUI中的链路，可同时测试一个或多个电路板上的多个器件。
- P-Tile Toolkit—提供 Avalon® -MM DMA接口支持，并且旨在优化大型数据传输性能。要实现小型传输的性能最大化，Intel建议使用针对PCIe的 Avalon® -ST IP核，如P-Tile Avalon® -ST Hard IP。P-Tile支持Endpoint，Root Port和TLP Bypass模式下的 PCI Express* Gen4。
- SDM Debug Toolkit—可通过SDM Debug Toolkit访问 Intel® Agilex™ 器件当前状态。