AN 886: Intel® Agilex™ SoC器件设计指南

ID 683634
日期 1/22/2021
Public
文档目录

5.1.8.2.2. HPS访问到FPGA架构

HPS主控有2个桥接可用于访问FPGA架构。每个桥接均已针对特定流量码型进行了优化,因此,如果HPS主控需要访问FPGA架构,则应确定可应用于于您系统的桥接。

指南:通过轻量级SoC-to-FPGA桥接将HPS连接到FPGA中的软逻辑外设。

如果您硬件设计中的外设可访问HPS,就可将这些外设连接到轻量级SoC-to-FPGA桥接。HPS MPU通常每次使用一个有序(non-posted)访问通路访问一个寄存器实现对外设的访问。由于这些访问通路被严格排序,因而直到从站点响应返回后,MPU的事务才算完成。因此,严格排序访问通路对延迟敏感,这就需要HPS中包含轻量级SoC-to-FPGA桥接以减少严格排序访问通路的延迟情况。

指南:通过SoC-to-FPGA桥接将HPS连接到FPGA存储器。

如果您硬件设计中的存储器可访问HPS,则应将其连接到SoC-to-FPGA桥接。不同于轻量级SoC-to-FPGA桥接,SoC-to-FPGA桥接旨在用于突发流量,例如DMA传输或来自FPGA存储器的MPU软件执行。

指南:如果HPS必须访问FPGA逻辑中的存储器和外设,请使用SoC-to-FPGA和轻量级SoC-to-FPGA 桥接。

如果FPGA逻辑中含有可访问HPS的存储器和外设组合,则您的设计中很有必要包含SoC-to-FPGA和轻量级SoC-to-FPGA桥接。因为外设访问通路一般都对延迟敏感,因此,在通过SoC-to-FPGA桥接对FPGA架构进行其他突发访问时,使用轻量级SoC-to-FPGA桥接可阻止starvation。如果多个HPS主控同时访问FPGA架构,可并行使用这两个桥接进行访问,由于包含了这两个桥接,从而也能够提高系统性能。