仅对英特尔可见 — GUID: wlh1557328262109
Ixiasoft
5.1.3.1. HPS时钟规划
HPS时钟规划涉及选择时钟源和定义以下HPS组件的操作频率:
- HPS PLLs
- MPU Subsystem(子系统)
- L3 Interconnect(互连)
- HPS Peripherals(外设)
- HPS-to-FPGA user clocks(用户时钟)
HPS时钟规划取决于板级时钟规划,器件的FPGA部分的时钟规划,以及HPS外设外部接口规划。因此,在最终确定电路板设计之前,验证您的HPS时钟配置至关重要。
指南:使用Platform Designer验证MPU和外设时钟。
使用Platform Designer初步定义HPS组件配置。设置HPS输入时钟,外设源时钟和频率。请注意任何Platform Designer告警或错误消息,并通过修改时钟设置或验证告警是否对您的应用程序产生不利影响来解决问题。