仅对英特尔可见 — GUID: din1548729065284
Ixiasoft
2.2.1. PLL功能特性
功能特性 | I/O Bank I/O PLL | Fabric-Feeding I/O PLL |
---|---|---|
Integer PLL(整数PLL) | Yes | Yes |
Number of C output counter(C输出计数器数量) | 7 | 3 |
M counter divide factor range(M计数器分频因子范围) | 4至160 | 4至160 |
N counter divide factor range(N计数器分频因子范围) | 1至110 | 1至110 |
C counter divide factor range(C计数器分频因子范围) | 1至512 | 1至512 |
Dedicated external clock outputs(专用外部时钟输出)2 | Yes | — |
Dedicated clock input pins(专用时钟输入管脚) | Yes | Yes |
External feedback input pin(外部反馈输入管脚) | Yes | — |
Source synchronous compensation(源同步补偿) 3 | Yes | Yes |
Direct compensation(直接补偿) | Yes | Yes |
Normal compensation 3(普通补偿) | Yes | Yes |
Zero-delay buffer compensation(零延迟缓存补偿) | Yes | — |
External feedback compensation(外部反馈补偿) | Yes | — |
LVDS compensation(LVDS补偿) | Yes | — |
Voltage-controlled oscillator (VCO) output drives the DPA clock(电压控制振荡器输出驱动的DPA时钟) | Yes | — |
Phase shift resolution(相移解决方案) 4 | 78.125 ps | 78.125 ps |
Programmable duty cycle(可编程占空比) | Yes | Yes |
Power down mode(掉电模式) | Yes | Yes |
Bandwidth setting(带宽设置) | 低、中和高 | 中和高 |
Spread-spectrum input clock tracking(扩展频谱输入时钟跟踪)5 | Yes | Yes |
扩展频谱时钟参数 | 设置 |
---|---|
Modulation frequency | 200 kHz |
Center or down spread | Down spread |
Frequency deviation | ±1% |
Modulation profile | Triangle |
3 Non-dedicated feedback path(非专用反馈路径)选项可用于此补偿模式。
4 最小相移等于VCO周期除以8。对于度数递增方面, Intel® Agilex™ 器件能够将所有输出频率递增至少 45°。还可以递增更小的度数,具体取决于频率和分频参数。
5 前提是输入时钟抖动要在输入抖动容限约定范围内。Intel建议扩展频谱支持配置文件向下扩展,±0.5%和Fmod = 200 kHz。