仅对英特尔可见 — GUID: elc1548753396444
Ixiasoft
5. IOPLL Intel® FPGA IP核
IOPLL IP核允许您配置 Intel® Agilex™ I/O PLL的设置。
IOPLL IP核支持以下功能:
- 支持六种不同时钟反馈模式:直接(direct)、外部反馈(external feedback)、普通(normal)、源同步(source synchronous)、零延时缓存(zero delay buffer)和LVDS模式。
- 对于 Intel® Agilex™ 器件,最多生成7个输出时钟用于I/O bank I/O PLL,3个输出时钟用于fabric-feeding I/O PLL。
- 在两个参考输入时钟之间切换。
- 支持将相邻的PLL(adjpllin)输入与PLL专用级联模式中的上游PLL连接。
- 生成Memory Initialization File(.mif)并允许PLL动态重配置。
- 支持PLL动态相移。