仅对英特尔可见 — GUID: otx1548753832693
Ixiasoft
5.4.3. IOPLL IP核参数:Cascading选项卡
参数 | 值 | 描述 |
---|---|---|
Connect to an upstream PLL through Core clock Network Cascading (create a permit_cal input signal) | On或Off | 开启该参数以创建输入端口来使能目的地(下游)PLL上电校准。将源(上游)PLL locked信号连接到该输入端口。 |
Create a ‘cascade out’ signal to connect with a downstream PLL 12 | On或Off | 开启此参数创建cascade_out端口,该端口指示此PLL是一个源,并且连接目的地(下游)PLL。 |
cascade_out source 12 | 0–6 | 指定用作级联源的输出时钟。 |
Create an adjpllin or cclk signal to connect with an upstream PLL 12 | On或Off | 开启此参数创建一个输入端口,该端口指示此PLL是目的地,并且与源(上游)PLL连接。 |