仅对英特尔可见 — GUID: dhv1548729334780
Ixiasoft
2.2.7. 时钟乘法和除法
Intel® Agilex™ PLL输出频率与其输入参考时钟源相关,以比例因子表达式为:对于I/O PLL为 M/(N × C)。
输入时钟除以一个预缩放因子N,然后乘以M反馈因子。控制循环驱动VCO以匹配fin × (M/N)。在普通补偿模式或者源同步补偿模式下使用非专用反馈路径时,该控制循环驱动VCO以匹配fin × ((M × Ci )/N),其中Ci 是已补偿的outclk C计数器值。 Intel® Quartus® Prime软件根据您在参数编辑器中对IP指定的输入频率、乘法和除法值自动选择正确的缩放因子。
预缩放计数器N和乘法计数器M
每个PLL都有一个预缩放计数器(N)和一个乘法计数器(M)。M和N计数器不使用占空比控制,因为这些计数器仅用于计算分频。
后缩放计数器,C
每一个输出端口都有一个单独的后缩放计数器C。对于不同频率的多个C计数器输出,VCO的值被设为输出频率的最小公倍数,以满足其频率约定。例如,如果一个I/O PLL要求的输出频率是55 MHz和100 MHz,那么 Intel® Quartus® Prime软件会将VCO设置为1.1 GHz(55 MHz和100 MHz在VCO频率范围内的最小公倍数)。然后,后缩放计数器C会缩小每个输出端口的VCO频率。
整数模式
I/O PLL只能在整数模式下运行。