仅对英特尔可见 — GUID: xey1548751132175
Ixiasoft
4.2. Clock Control IP核参数
参数 | 值 | 描述 |
---|---|---|
Number of Clock Inputs | 1, 2或4 | 指定时钟控制块的输入时钟源的数量。您最多可以指定四个时钟输入。 使用内核中的软逻辑实现 Intel® Agilex™ 器件中的时钟多路复用(clock multiplexing)。 |
Ensure glitch free clock switchover | On或Off | 使用多个时钟输入时,开启此选项来实现无毛刺切换。您必须确保当前选择的时钟在切换到另一个源之前正在运行。 如果选择的时钟没有运行,那么您不能使用无毛刺切换实现(glitch-free switchover implementation)切换到新的时钟源。 默认情况下,clkselect端口设置为00。必须对inclk0x应用一个时钟,以读取clkselect端口上的值。 此功能将在未来的发布中提供。 |
Clock Enable | On或Off | 如果想要使用一个使能信号门控您的时钟输出,就请开启此选项。此选项禁止使用时钟分频的选项。 |
Clock Enable Type | Root Level或Distributed Sector Level | 选择位于外设中的时钟门控,或者选择位于区域中的门控。关于时钟门控的更多信息,请参阅“时钟门控”部分。 |
Enable Register Mode | Negative Latch或None | 指定是否应该锁存使能信号。 |
Clock Divider | On或Off | 如果想在外设中使用时钟分频块,则开启此选项。 |
Clock Divider Output Ports | Divide 1x, Divide 1x and 2x或Divide 1x, 2x and 4x | 指定直通时钟,2分频时钟和4分频时钟的组合。 |