Intel® Stratix® 10高速LVDS I/O用户指南

ID 683792
日期 5/02/2019
Public
文档目录

1. Intel® Stratix® 10高速LVDS I/O概述

所作的更新针对于:
Intel® Quartus® Prime设计套件 19.1
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。
Intel® Stratix® 10器件系列通过LVDS I/O bank、LVDS SERDES Intel® FPGA IPGPIO Intel® FPGA IP支持高速LVDS协议。

Intel® Stratix® 10 器件支持所有LVDS I/O bank中的LVDS:

  • 所有LVDS I/O bank支持带有RD OCT的真LVDS输入和真LVDS输出缓冲器。
  • 该器件不支持仿LVDS通道。
  • 该器件支持用于驱动串化器/解串器(SERDES)的I/O PLL的真差分I/O参考时钟。
  • 可将每个LVDS I/O管脚对用作LVDS接收器或LVDS发送器。
  • 通过Duplex Feature选项,LVDS SERDES IP核可将发送器和接收器通道置于相同I/O bank。