仅对英特尔可见 — GUID: sam1403482511865
Ixiasoft
3.1.7.1. 使用LVDS SERDES IP核的IOPLL IP核信号接口
从IOPLL IP核 | 到LVDS SERDESIP核发送器或接收器 | |
---|---|---|
无CPA | 有CPA | |
lvds_clk[0](串行时钟输出信号)
串行时钟输出只能驱动LVDS SERDES IP核发送器和接收器上的ext_fclk。该时钟不能驱动内核逻辑。 |
ext_fclk(到发送器或接收器的串行时钟输入) |
ext_fclk(到发送器或接收器的串行时钟输入) |
loaden[0](加载使能输出)
|
ext_loaden(到发送器或接收器的加载使能信号) Soft-CDR模式下LVDS接收器不需要此信号。 |
ext_loaden(到发送器或接收器的加载使能信号) Soft-CDR模式下LVDS接收器不需要此信号。 |
outclk4(并行时钟输出) 如果开启Use the CPA block for improved periphery-core timing则无需该时钟。 |
ext_coreclock(并行内核时钟) |
— |
locked |
— | ext_pll_locked |
reset |
pll_areset(异步PLL复位端口) |
pll_areset(异步PLL复位端口) |
phout[7:0]
|
ext_vcoph[7:0] 仅DPA或soft-CDR模式下的LVDS接收器需要此信号。 |
ext_vcoph[7:0] 所有发送器或接收器模式都需要此信号。 |