Intel® Stratix® 10高速LVDS I/O用户指南

ID 683792
日期 5/02/2019
Public
文档目录

3.5.1. 使用双工功能

Intel® Stratix® 10器件不支持PLL合并。然而双工功能支持将发送器和接收器置于同一I/O bank。与使用外部PLL相比,双工功能更简单。
  • 要使用双工功能,请开启LVDS SERDES IP核的Duplex Feature选项。
  • IP核实例中发送器和接收器通道的数量相同。
  • 其局限是在每个LVDS SERDES IP核实例中仅能创建多达11个发送器和11个接收器通道。
  • LVDS SERDES IP核为IP核实例中的发送器和接收器设置PLL源。