仅对英特尔可见 — GUID: sam1447676901848
Ixiasoft
4.4.4. LVDS SERDES IP核动态相移设计实例
动态相移设计实例通过一个灵活的TCL脚本接口使您能够通过PLL时钟移位在LVDS设计中进行实时控制。
注: 动态相移设计实例不支持双工模式。如果您的LVDS SERDES IP核使用Duplex Feature功能,请忽略Generate Example Design命令生成的ed_synth_tx_rx.qsys文件。
可在特定LVDS应用中使用这个实例,例如:调试non-DPA接收器采集,其中您可以重复移位采集时钟,以找到最佳可操作相移。
还可以将此设计实例作为使用In-System Sources和Probes功能以及Signal Tap的一般实例,通过TCL脚本与您的硬件进行连接。该方法使允许使用手动开关来测试电路板,而无需物化存在。
动态相移设计实例使用LVDS SERDES IP核参数设置,并将IP核连接到外部PLL。PLL具有外露的动态相移接口,连接到在系统源和探针。该连接允许通过在系统源和探针编辑器或者结合Signal Tap和所提供的TCL脚本控制PLL。
设计实例中LVDS SERDES IP核的一部分也连接到在系统源和探针。所提供的TCL脚本是如何移位所选PLL时钟的示例,并提供一些实用功能。可将该实例脚本作为完成测试功能的开始。
图 39. LVDS SERDES IP核动态相移
生成和使用设计实例
要从源文件中生成组合式动态相移设计实例,请运行设计实例目录中的命令如下:
quartus_sh -t make_qii_design.tcl -system ed_synth_dpsTCL脚本创建包含ed_synth_dps.qpf工程文件的qii_ed_synth_dps目录。可以在 Intel® Quartus® Prime软件中打开并编译该工程。
要使用提供的TCL脚本控制在系统源和探头,请运行如下命令:
quartus_stp -t dps_issp.tcl qii_ed_synth_dps/ed_synth_dps
注: 为了控制有效,必须首先编程FPGA。
关于make_qii_design.tcl自变量的更多信息,请运行如下命令:
quartus_sh -t make_qii_design.tcl -help