仅对英特尔可见 — GUID: sam1447676575843
Ixiasoft
4.4.2. LVDS SERDES IP核仿真设计实例
仿真设计实例使用LVDS SERDES IP核参数设置来构建连接到一个非可综合仿真驱动器的IP实例。
通过该设计实例,可使用单命令运行仿真,具体取决于您使用的仿真器。该仿真演示如何使用LVDS SERDES IP核。
注: 非可综合仿真驱动器适用于发送器和接收器模式。但该驱动器需要bitslip才可在接收器模式下运行。
图 37. LVDS SERDES IP核仿真
生成和使用设计实例
要从Verilog仿真器源文件生成仿真设计实例,请运行设计实例目录中的命令如下:
quartus_sh -t make_sim_design.tcl VERILOG要从VHDL仿真器源文件生成仿真设计实例,请运行设计实例目录中的命令如下:
quartus_sh -t make_sim_design.tcl VHDLTCL脚本创建的sim目录中包含子目录,每个子目录用于一个支持的仿真工具。可在相应目录下找到每个仿真工具的脚本。