仅对英特尔可见 — GUID: sam1447676759090
Ixiasoft
4.4.3. 组合式LVDS SERDES IP核发送器和接收器设计实例
组合式发送器和接收器设计实例使用LVDS SERDES IP核参数设置,并添加互补性发送器或接收器接口。两个接口都连接到相同外部PLL。可使用设计实例了解如何连接发送器和接收器接口。
注: 组合式发送器和接收器设计实例不支持双工模式。如果您的LVDS SERDES IP核使用Duplex Feature功能,请忽略Generate Example Design命令生成的 ed_synth_tx_rx.qsys文件。
如果您的LVDS SERDES IP核配置实现一个发送器,则该设计实例添加一个DPA-FIFO接收器。如果您的LVDS SERDES IP核配置实现任何接收器接口,则该设计实例添加一个发送器。
图 38. 组合式LVDS SERDES发送器和接收器
生成和使用设计实例
要从源文件中生成组合式发送器和接收器设计实例,请运行设计实例目录中的命令如下:
quartus_sh -t make_qii_design.tcl -system ed_synth_tx_rxTCL脚本创建包含ed_synth_tx_rx.qpf项目文件的qii_ed_synth_tx_rx目录。可在 Intel® Quartus® Prime软件中开启并编译该工程。
关于make_qii_design.tcl自变量的更多信息,请运行如下命令:
quartus_sh -t make_qii_design.tcl -help