Intel® Stratix® 10高速LVDS I/O用户指南

ID 683792
日期 5/02/2019
Public
文档目录

1.3. Intel® Stratix® 10 GPIO Banks,SERDES和DPA位置

I/O bank位于I/O列。每个I/O bank包含其自身的PLL、动态相位对齐(DPA)和SERDES电路。
图 1. 含有I/O PLL、DPA和SERDES的I/O Bank结构该图显示了一个 Intel® Stratix® 10器件中I/O bank的实例。这个I/O bank的可用性和位置因各个 Intel® Stratix® 10器件而异。