Intel® Stratix® 10高速LVDS I/O用户指南

ID 683792
日期 5/02/2019
Public
文档目录

5.1.1. LVDS SERDES IP核常规设置

表 24.  常规设置选项卡
参数 说明
Duplex Feature On, Off 打开以支持同一I/O bank中的发送器和接收器通道。
  • 同一I/O bank中的发送器和接收器通道的数量是相同的。
  • 通道数量限为11个发送器和11个接收器。
  • Use external PLL选项被禁用。
Functional mode
  • TX
  • RX Non-DPA
  • RX DPA-FIFO
  • RX Soft-CDR

指定接口的功能模式。

如果开启Duplex Feature选项,则TX选项不可用。双工模式下,默认创建发送器通道。

Number of channels
  • TX:1至72
  • RX Non-DPA:1至24
  • RX DPA-FIFO:1至24
  • RX Soft-CDR:1至12
  • 如果开启Duplex Feature,则TX和RX为1至11

指定接口中串行通道的数量。

  • 如果对TX、RX non-DPA或RX DPA-FIFO使用专用参考时钟,则必须使用refclk管脚的其中一个通道。使用专用参考时钟来减少抖动。
  • 如果使用发送器输出时钟,则必须使用tx_outclock管脚的其中一个通道。

对于LVDS Rx设计,将refclk管脚fangzhirefclk管脚放置在与接收器相同的I/O bank上。

对于LVDS TX设计:

  • 对少于23个通道(独立的)的接口,每个接口需要一个位于相同I/O bank的refclk管脚。
  • 对超过23个通道的接口,通道23至71可共享一个refclk输入。

Duplex Feature模式下,该值指定每个发送器和接收器的通道数。例如,如果指定11个通道,则IP核使用I/O bank中22个通道。

Data rate 150.0至1600.0 指定单串行通道的数据速率(以Mbps为单位)。该值取决于Functional mode的参数设置。
SERDES factor 3, 4, 5, 6, 7, 8, 9和10 指定LVDS接口的串行速率或解串速率。
Use clock-pin drive On, Off 打开以旁路PLL并通过时钟管脚驱动接口。
注: 未来版本的 Intel® Quartus® Prime软件将支持此功能。
Use backwards-compatible port names On, Off 打开以使用与ALTLVDS_TX和ALTLVDS_RX IP核兼容的传统顶层名称。
Use the CPA block for improved periphery-core timing On, Off 开启后可改善外设和内核之间的时序收敛。IP核使用时钟相位对齐(CPA)块来相位对齐内核时钟和加载使能时钟。该选项适用于任何可选SERDES因子,如果:
  • Functional modeTXRX Non-DPARX DPA-FIFO
  • Desired tx_outclock phase shift (degrees)参数是180°的倍数。