仅对英特尔可见 — GUID: lbl1465518065110
Ixiasoft
仅对英特尔可见 — GUID: lbl1465518065110
Ixiasoft
6.1.18. PIPE接口
信号 |
方向 |
说明 |
---|---|---|
txdata[31:0] | 输出 | 发送数据。 |
txdatak[3:0] | 输出 | 发送数据控制符指示。 |
txcompl | 输出 | 发送合规。此信号驱动TX合规码型,其强制运行极性在Compliance Mode下为负(负COM字符)。 |
txelecidle | 输出 | 发送电气空闲。此信号强制tx_out<n> 输出处于电气空闲状态。 |
txdetectrx | 输出 | 发送检测接收。该信号通知PHY层开始一个接收检测操作或开始环回(loopback)。 |
powerdown[1:0] | 输出 | 掉电。此信号请求PHY将电源状态改为指定状态(P0、P0s、P1或P2)。 |
txmargin[2:0] | 输出 | 发送VOD裕量选择。此信号的值基于Link Control 2 Register的值。 |
txdeemp | 输出 | 发送去加重选择。 Intel® Stratix® 10 Hard IP for PCI Express基于Training Sequences(TS)期间从链路另一端接收到的指示来设置此信号的值。您无需更改该值。 |
txswing | 输出 | 置位后,表示发送器电压的全摆幅。解除置位时表示半幅。 |
txsynchd[1:0] | 输出 | 对于Gen3操作,指定接收模块类型。编码定义如下:
|
txblkst[3:0] | 输出 | 对于Gen3操作,表示发送方向上一个块的开始。 |
txdataskip | 输出 | 用于Gen3操作。支持MAC指示TX接口忽略TX数据接口一个时钟周期。编码定义如下:
|
rate[1:0] | 输出 | 2‑Bit 编码定义如下:
|
rxpolarity | 输出 | 接收极性。此信号指示PHY层反转8B/10B接收器解码块的极性。 |
currentrxpreset[2:0] | 输出 | 对于Gen3设计,指定当前预置(current preset)。 |
currentcoeff[17:0] | 输出 | 对于Gen3,指定发送器要使用的系数。18个比特指定如下系数:
|
rxeqeval |
输出 | 对于Gen3,当PHY开始发送器均衡设置的评估时,置位此信号。当PHY完成评估时置位Phystatus。PHY解除置位rxeqeval以中止评估。 请参阅以下时序图了解此进程。 |
rxeqinprogress |
输出 | 对于Gen3,当PHY开始链路训练时置位此信号。PHY锁存链路伙伴(link partner)的初始系数。 请参阅以下时序图了解此进程。 |
invalidreq |
输出 | 对于Gen3,表示Link Evaluation反馈请求的TX均衡设置超出范围。PHY连续置位此信号,直到其下一次置位rxeqeval。 |
rxdata[31:0] | 输入 | 接收数据控制。bit 0对应rxdata的最低位字节,以此类推。值0表示一个数据字节。值1表示一个控制字节。仅用于Gen1和Gen2。 |
rxdatak[3:0] | 输入 | 接收数据控制。此总线接收通道上的数据。bit 0对应于rxdata的最低位字节,以此类推。0值表示一个数据字节。1值表示一个控制字节。仅适用于Gen1和Gen2。 |
phystatus | 输入 | PHY状态。此信号与多个PHY请求的完成进行通信。 |
rxvalid | 输入 | 接收有效。此信号表示rxdata和rxdatak上的符号锁定和有效数据。 |
rxstatus[2:0] | 输入 | 接收状态。此信号对接收状态进行编码,包括接收数据流和接收器检测的错误代码。 |
rxelecidle | 输入 | 接收电气空闲。置位时,表示检测到电气空闲。 |
rxsynchd[3:0] | 输入 | 对于Gen3操作,指定接收块类型。编码定义如下:
|
rxblkst[3:0] | 输入 | 对于Gen3操作,表示接收方向上一个块的开始。 |
rxdataskip | 输入 | 用于Gen3操作。支持PCS指示RX接口忽略RX数据接口一个时钟周期。以下编码定义为:
|
dirfeedback[5:0] |
输入 | 对于Gen3,提供一个Figure of Merit用于H-Tile收发器的链路评估。反馈应用于以下系数:
反馈编码定义如下:
请参阅以下时序图来了解此进程。 |
simu_mode_pipe | 输入 | 当设置为1时,PIPE接口处于仿真模式。 |
sim_pipe_pclk_in | 输入 | 此时钟仅用于PIPE仿真,其来自refclk。是用于PIPE模式仿真的PIPE接口时钟。 |
sim_pipe_rate[1:0] | 输出 | 2-bit编码的定义如下:
|
sim_ltssmstate[5:0] | 输出 | LTSSM状态:编码定义如下:
|
sim_pipe_mask_tx_pll_lock |
输入 | 速率变化期间应保持有效。此信号用于屏蔽PLL锁定信号。此接口仅用于PIPE仿真。 在串行仿真中,Endpoint PHY驱动此信号。对于PIPE仿真,在Intel测试台中,PIPE BFM驱动此信号。 |