用于 PCIe* 解决方案的 Intel® Stratix® 10 Avalon® -ST和Single Root I/O Virtualization (SR-IOV)接口用户指南

ID 683111
日期 12/06/2017
Public
文档目录

4.6.3. MSI和MSI-X性能

表 18.  MSI和MSI-X性能

参数

说明

MSI messages requested

1, 2, 4, 8, 16, 32

指定Application Layer可以请求的消息数量。设置Message Control寄存器的Multiple Message Capable域的值。

只有PF支持MSI。当使能SR-IOV时,PF必须使用MSI-X。

Address: 0x050[31:16]。

MSI-X性能

Implement MSI-X

On/Off

On时添加MSI-X功能。

当使能SR-IOV时,必须使能MSI-X。

  比特范围  

Table size

[10:0]

系统软件读取此域来决定MSI-X表大小(table size)<n>(被编码成<n–1>)。例如,返回值2047表示table size为2048。此域在MSI-X Capability Structure中是只读的。合法范围是0–2047 (211)。

VF共用Table Size。 VF Table BIR/Offset和PBA BIR/Offset在编译时是固定的。BAR4访问这些表。

table Offset field = 0x600。PBA Offset field =0x400 for SRIOV。您必须实现一个MSI-X表。如果不打算使用 MSI-X,那么可以将table size设为1。 .

Address offset: 0x068[26:16]

Table offset

[31:0]

指向MSI-X Table的基础(base)。table BAR indicator (BIR)的低3位被软件设置成零,以执行64-bit 四字对齐的偏移(qword-aligned offset)。此域是只读的。

Table BAR indicator

[2:0]

指定功能的哪一个BAR(位于Configuration Space中的0x10起始)用于将MSI-X table映射到存储器空间。此域是只读的。合法范围是0–5。

Pending bit array (PBA) offset

[31:0]

用作从一个地址的偏移,此地址包含在功能的一个Base Address寄存器中,以指向MSI-X PBA的基础。PBA BIR的低3位被软件设置为零以执行32-bit四字对齐的偏移(qword-aligned offset)。此域在MSI-X Capability Structure中是只读的。3

Pending BAR indicator

[2:0]

指定function Base Address寄存器,位于Configuration Space中的0x10起始位置,将MSI-X PBA映射到存储器空间中。此域在MSI-X Capability Structure中是只读的。合法范围是0–5。

3 在此用户指南中,术语word(字),DWORD(双字)和qword(四字)具有在PCI Express Base Specification中的相同含义。一个word是16比特,一个DWORD是32比特,一个qword是64比特。